[ Home > 電気製品の EMC／安全適合性 > EMC のための設計テクニック (第2版) ]

EMC のための設計テクニック (第2版) ―― 第１部： 回路設計とコンポーネントの選択

by Eur Ing Keith Armstrong, C.Eng MIEE MIEEE, Cherry Clough Consultants

翻訳: T. Sato

この記事の著者、Keith Armstrong は、 EMC や機能安全に関する様々なセミナーやコンサルティングを世界各国で行なっています。 彼のサービスに関心のある方は、佐藤に、 あるいは直接 Keith Armstrong に 連絡して下さい。
この記事の訳者、佐藤は、 現在テスト・ラボに所属しており、 EMC に関するコンサルティング、設計/対策支援などのサービスを提供しております。 この種のサービスに関心のある方は、佐藤に 連絡して下さい。
これは、2006年から出版される、電子設計における 基本的なグッド・プラクティス EMC テクニックに関する６回のシリーズの最初のものである。 それは、電子的なモジュール、製品、そして機器の設計者を対象として想定している。 モジュール／製品／機器と書き続けるのを避けるために、 設計プロセスの成果全てを「製品」と呼ぶことにする。

このシリーズは UK EMC Journal に 1999年に発表された記事 [1] のアップデートであり、 全ての応用領域 (家電、商用、娯楽、産業、医療と看護、自動車、鉄道、海事、航空宇宙、軍事など) の、 電子、PCB、及び機械設計者に関係する基本的なグッド EMC プラクティスを含む。 電磁干渉 (EMI) によって引き起こされる安全上のリスクはここではカバーしない ―― この点に関するより詳しい情報は、[2] を参照されたい。

これらの記事は、通常どの EMC テクニックを用いるべきで、 それらを通常どのように適用すべきかという、実際的な論点を扱う。 何故それらが必要なのか、あるいは何故それらが働くのかはカバーされないが、 それらは学術的に良く理解されており、何十年もの実践で良く証明されている。 EMC の基礎の良い理解はエンジニアリングの不足や過剰の防止を助けるために大いに有用であるが、 これらの記事の範囲を超える。

これらの６個の記事でカバーされるテクニックは：

  1. 回路設計 (デジタル、アナログ、スイッチ・モード、通信)、及びコンポーネントの選択
  2. ケーブルとコネクタ
  3. フィルタとトランジェント・サプレッサ
  4. シールド
  5. PCB レイアウト (伝送線路を含む)
  6. ESD、サージ、電気機械デバイス、力率補償、電圧変動、電源のディップとドロップアウト

上述のトピック全てに関して多くの教科書や記事が書かれているので、 この雑誌の記事の形式では、様々な課題を提示し、 最も重要な基本的なグッド・プラクティス EMC 設計テクニックを示す以上のことはできない。 より進んだ学習とより詳細な EMC 設計テクニックのために、参考文献が示される。

この記事の目次

0. このシリーズの概要

0.1 費用効果と出荷までの時間

多くの設計者は、依然として、 彼らの製品が実質的に完成して EMC 適合性を試験できるようになる最後の瞬間まで、 EMC の問題のほとんどを放っておいて彼らの設計の機能や性能に焦点を当てる傾向を持つ。 だが、全ての EMC 設計専門家が合意するほぼ唯一の点は、 このアプローチは最も費用効果が良いものとならないことが保証されており、 またプロジェクトの総所用時間と製品の市場投入に 避けることができた筈の遅延をもたらすことがほぼ保証されているというものである。

電子技術の発展に伴い、集積回路とトランジスタは一般に電磁 (EM) 現象に対してより弱くなり、 同時にそれらが用いられる回路は不要な電磁ノイズ (エミッション) のより大きな発生源となっている。 電磁スペクトラムはより密に利用され、同時により「汚染」されるようになっている。 その総合的な結果は、 それぞれの新しいプロジェクトの最初から EMC を「設計によって組み入れ」ないことの報いは、 持続的に増大しているというものである。

EMC を設計によって組み入れることは 常に材料費 (「BOM コスト」) を増加させるように見えるかも知れないが、 設計が EMC 適合となって市場に出せるようになった段階では、 それは通常は BOM コストを減少させている。 最終的な BOM コストが高くなる場合であっても、 生産の真のコストと採算の取れる販売価格は通常はより低くなるであろう。 (良く理解していないどの世代のマネージャが何と言おうと、実際には、 製品の大多数についは BOM コストは採算の取れる販売価格を決める主要な要因ではない。)

新製品の採算の取れる「販売寿命」は低下し続けており、 大きなアップグレードまで２年以上持ち、 あるいは置き換えられるまで５年以上持つ製品は非常に少数である。 この影響は、2000年以降、新製品への投資を製品寿命中に回収するためには、 出荷までの時間が生産コストよりも重要な要素となっているというものである。

この６回のシリーズでは、どの新設計に際しても常に考慮すべき基本的な EMC テクニックを 設計者が知ることを望んでいる。 時が進み、技術が進歩するのにつれて、これらのテクニックの必要性はさらに高まり、 詳細にわたるより大きな注意と共によりしっかりと実施することが必要となる。

これらの課題に関するより詳しいことは、[3] の第１部を参照されたい。

0.2 プロジェクトの EMC ライフサイクル

このシリーズの EMC 設計のトピックに入る前に、次のように、 それを設計／開発プロジェクトの理想的な EMC ライフサイクルの観点から見ることが有用である。

これは実に怖じ気づくもののように見えるかも知れないが、 彼らの会社を過剰な商業的、財務的、あるいは法的なリスクに曝さないために、 成功した専門的な販売者や技術者が既に知っていることに過ぎない。

1. EMC のための回路設計とコンポーネントの選択

能動部品や受動部品の正しい選択、 そして新たな設計と開発プロジェクトの最初から用いられる良い回路設計テクニックは、 最も費用効果の良い方法で EMC 適合を達成することを助け、 必要となる最終的なフィルタとシールドの費用、寸法、そして重量を低減するであろう。

これらのテクニックはデジタルのシグナル・インテグリティとアナログの信号対雑音比も向上させ、 ハードウェアとソフトウェアの少なくとも一回の作り直しを節約し得る。 これは、新製品が速やかにその機能上の性能仕様を達成し、市場に出ることを助けるであろう。 これらの EMC テクニックは、最大の商業利益を最大とするための、 企業の競争力の一部として見るべきである。

能動デバイスのエミッションとイミュニティの試験のための EMC 規格が策定されているので、 将来は、デバイスの EMC 仕様を直接比較できるようになることだろう。

1.1 デジタル： 能動デバイスの選択と回路設計

1.1.1 能動デバイスの選択

Figure 1A
Figure 1A: 矩形波の高調波への立ち上がり／立ち下がり時間の影響

ほとんどのデジタル・デバイスは、非常に大きい高調波成分を持つパルス列で動作する。 Figure 1A は、矩形波の２つの例について、高調波成分がその周波数と そのデジタル・エッジの立ち上がり／立ち下がり時間によってどのように影響されるかを示す。 周波数が高くなり、エッジが鋭くなると、通常はエミッションは悪化するであろう。 従って、常に、その機能仕様を達成する 最低のクロック速度と最も遅い立ち上がり／立ち下がり時間を選択する。 例えば、74HC が使えるところに 74AC を使用せず、 CMOS 4000 で充分である時に 74HC を使わない。

立ち上がり／立ち下がり時間の仕様はほとんど常に最大値であり、 製造業者がデータ・シートを修正せずにコストを節約するために より小さいシリコン・プロセスを使用できるようにする。 従って、プリント配線板 (PCB) 上の集積回路 (IC) の実際の立ち上がり／立ち下がり時間は その仕様が示唆するよりも著しく小さくなることがあり、 使用されているシリコン・プロセスに依存して通常は 1/4 と 1/10 のあいだとなる。 時が経つにつれて、デバイスは通常はより小さいシリコン・プロセスで作られるようになるので、 現実の立ち上がり／立ち下がり時間は低下し、エミッションは増大する。

以下のものを含む、規定された EMC の特性や性能 (望ましくは、それが適当であれば、最小と最大の仕様) を持つデバイスが望ましい：


1.1.2 デジタル回路の設計


1.2 復調と相互変調

1.2.1 問題

Figure 1D
Figure 1D: オペアンプは無線周波を非常に良く復調する

Figure 1E
Figure 1E: 携帯電話のスピーカー・ドライバの出力における GSM 復調の例

全ての半導体の内部で復調と相互変調が生じ、 IC やその他の半導体デバイスのピン全ては影響を受け得る。 無線周波数が半導体デバイスに入ってしまえば、それがどこに行き、 デバイス内のどのトランジスタやダイオードが誤動作するかを予測することは非常に難しい。 これは全てのアナログやデジタルの IC における問題である。 だが、デジタル回路はそれらが良く設計されているならば 生得のノイズ・イミュニティ (ノイズ・マージン) を持つが、 アナログ回路はそうではないので、それはアナログ回路でより普通の問題である。

アナログ・デバイス内では、復調や相互変調 (実際の損傷を引き起こすには低すぎるレベルの) は 回路の挙動にエラー、あるいは性能の低下 (例えばノイズ・レベルの上昇) をもたらすが、 少なくともそれらは通常は干渉源が取り除かれたならば回復する。

だが、復調や相互変調の影響が論理閾値を超える時、状態機械やソフトウェアは、 干渉源が取り除かれた後でも製品が再起動されるまで製品を不調にし、 あるいは完全に使えなくするように、誤り得る。

Figure 1D は、単一のデバイスを用いた小さい産業用製品 ――シールドなしのプラスチック・ケース内の LM324 クワッド演算増幅器 (オペアンプ)―― の現実の放射イミュニティ試験の結果を示す。 その測定の時点で、LM324 (あるいは μA324) は極東で入手可能な最も安価なオペアンプであり、 それは、1V/ms 程度のスルーレートと 1MHz 前後のゲイン帯域幅積を持つ、非常に遅いデバイスであった。

そのような低速で安価なオペアンプが、それが 500MHz を復調するよりも容易に 1000MHz を復調できるということは、注目に値する。 ほとんどのより大きい製品内では、 往々にして PCB や配線の寸法とそれらに関係する浮遊容量が RF イミュニティ試験に対する最大の応答を 200〜600MHz のあいだで引き起こすものの、 これはオペアンプのごく典型的な挙動であり、何 GHz もの RF を復調するであろう。

IC のイミュニティ試験の規定と規格が策定されており、 将来は、そのデータ・シートに EMC 仕様を持つ IC を購入できるかも知れない。 今、我々が言えることは、ほとんどのバイポーラ・オペアンプは 通常は FET や CMOS のタイプよりも復調や相互変調の影響を受けやすく、 完全差動 (あるいは「平衡」) 増幅は 通常は「シングル・エンド」よりも影響を受けにくいということだけである。 復調は、携帯電話の送信器からの RF フィールドが極めて強烈なものとなり得る、 携帯電話の音声回路において、特に問題である ―― Figure 1E を参照。 完全差動 IC はこの問題の克服を助けるために開発された [13]。

1.2.2 アナログ回路における復調と相互変調を防ぐための設計

Figure 1F
Figure 1F: 帰還回路の安定性と直線性の時間ドメイン試験

復調や相互変調の防止を助けるためには、帰還を用いるアナログ回路は、 その線形動作範囲外の周波数に曝された時に線形で安定であり続ける必要がある。 解決は、デバイスがその線形動作範囲よりも高い周波数で 著しいレベルの干渉を受けないことを確かとするために、 受動フィルタとシールドを使うことである。 フィルタとシールドは重量とコストを加えるので、費用効果を向上させるためには、 回路はデバイスの線形動作範囲を量産で達成できる最大の周波数まで拡げるように設計すべきである。

周波数ドメインや時間ドメインの手法を用いて帰還回路の線形動作範囲を測定するのは容易である。 時間ドメイン法は、ほとんどの回路設計者が使用できるであろう信号発生器とオシロスコープを用い、 スペクトラム・アナライザを使用しないという利点を持つ。 Figure 1F は良く実証された時間ドメイン法の１つを示す。 全ての入力、出力負荷、そしてフィルタは回路から取り除かれ、 矩形波の試験信号が入力に注入される (出力や電源も、小さいコンデンサを通して注入して試験できる)。 試験信号は回路の通過帯域の中央付近の周波数に設定され、 それは 1ns 以下の立ち上がり／立ち下がり時間を持たなければならない。 その振幅は、回路のピーク - ピーク出力がクリッピング・レベルのおおよそ 30〜50% となるように、 50Ω 入力のアッテネータで設定される。

そして、回路の入力と出力の信号を、 少なくとも 100MHz のオシロスコープとプローブで観察する。 その入力信号は非常に早いエッジの矩形波からの何らかの逸脱がないかどうかが監視され、 出力信号のスルーレート、オーバーシュート、及びリンギングが測定される。 音声、計装、あるいはその他の低周波や DC の回路であっても、 100MHz のオシロスコープとプローブが必要である。 高速アナログ回路のためには、より鋭い矩形波とより高速なオシロスコープとプローブを用い、 有効な高速プロービング・テクニックの使用に相当の注意を払う。

回路は、必要に応じて、正と負の出力の双方について、スルー・レートが最大となり、 オーバーシュートが 50% よりも充分に低くなるように修正すべきである。 ２サイクルよりも長いいかなる減衰振動も低減すべきであり、 いかなる振動のバーストも除去する。 これらのパラメータの達成は、その線形動作範囲が最大化されたことを示す。

異なったロットの IC は大きく異なる不安定性を持ち得る。 これは、全温度範囲にわたって 回路のスルーレートが高いままでオーバーシュートとリンギングが低いことを確かとしながら、 被試験デバイスを広い温度範囲 (例えば -30 から +180℃) にわたって 冷却／加熱することによって最も容易にシミュレートされる。 この達成のために、往々にして回路の修正が必要となる。 ここで、回路のリンギング周波数以上で高減衰を与えるように設計されているべき 受動フィルタ (そしておそらくはシールド) を追加しなければならない、 良い回路を手に入れたことになる。

これら全ての後で、入力ケーブル、出力ケーブル、及び／もしくは負荷、電源などを接続し、 同一の試験信号を用いて全体の性能を検証できる。 その出力は、常に、フィルタによる鈍ったエッジと、 非常に僅かな、もしくは皆無のオーバーシュートを持つ、良質の矩形波の筈である。

1.3 アナログとデータ・コンバータ： 能動デバイスの選択と回路設計

1.3.1 能動デバイスの選択

良い EMC のためのアナログとデータ・コンバータのコンポーネントの選択、 そしてそれらの回路の設計は、波形やゲインなどのより大きな多様性のため、 デジタルのように単純なものではない。 だが、低エミッションのアナログ回路のための一般的な規則として、 EMC のために良い回路トポロジーを選択し、 (デバイスと回路の許容差、温度などを考慮に入れて) 機能性を失わない範囲で それらの dV/dt と dI/dt を可能な限り低く保つ。 例えば、同一の機能を提供する DC/DC コンバータは容易に高レベルのエミッションの原因となるが、 電力効率と PCB の面積が重要でないならば、 無条件に安定となるように設計されたリニア・レギュレータは検出可能なエミッションを生じないであろう。

以下のものを含む、 規定された EMC の特性や性能 (適切な場合には、できれば最小と最大の規定) を持つデバイスが望ましい：


1.3.2 アナログとデータ・コンバータの回路の設計

Figure 1G
Figure 1G: 単純なアナログ回路の例

Figure 1G は、上で述べた回路テクニックのいくつかを適用した、 単純なシングル・エンドのオペアンプ回路 (反転増幅器) を示す。

回路が差動信号を用いない (すなわち、それが信号リターンのためのコモンとして 0V を用いる) 場合であっても、 入力と出力のフィルタと共に CM チョークを用いれば通常は EMC 性能を改善するであろう。

抑制は、その全長 (両端のコネクタと回路を含む) にわたって 非常に良くシールドされていない限り、通常は全ての外部ケーブルに必要である。 デジタル処理やスイッチ・モード電力変換器を含む任意のエンクロージャ内のワイヤ接続と同様、 シールドされていないエンクロージャ内のワイヤ接続も抑制を必要とするかも知れない。

抑制は、しばしばアナログ・デバイスがデータ・コンバータやクロックに接続されるところで必要となるが、 それらの回路の双方が使用する 0V プレーン上の PCB トレースによって 他のアナログ・デバイスに接続されるならば通常は不要である。

アナログ回路設計についてのより詳細なアドバイスは、[14] を参照されたい。

1.4 スイッチ・モード電力変換器の設計

スイッチ・モード電力変換技術は、 AC/DC 変換 (例えば オフ・ライン DC 電源)、 DC/DC 変換 (例えば単一の電圧源からの複数の DC 電圧レールの生成)、 そして DC/AC 変換 (例えばインバータ) を含む。 主電源から給電されるインバータ (例えば誘導モータのための可変速ドライブ、 あるいは低電圧家庭用照明のための「電子トランス」と呼ばれるもの) は、 AC/DC コンバータとそれに続く DC/AC コンバータとから成る。

スイッチ・モード電力変換は本質的に電気的にノイジーであり、 以下で述べるテクニックを用いて慎重に設計されなかったならば (典型的にはスイッチング・レートの 1,000倍に達する) 非常に高レベルのエミッションを容易に生じ得る。 これらのテクニックは、スイッチ・モード電源を 敏感なアナログ回路への給電のために充分に低ノイズにすることも助け得る。

1.4.1 回路トポロジー

電圧や電流を常に急激にではなくソフトにスイッチする： それぞれのスイッチング・サイクル中の全ての瞬間の dV/dt と dI/dt をできる限り低く保つ。 スイッチング・トランジスタに対するストレスも低減しながら、 dV/dt 及び／もしくは dI/dt を低減することによってエミッションを低減する、 いくつもの回路トポロジーがある。 これには、ZVS (ゼロ電圧スイッチング)、ZCS (ゼロ電流スイッチング)、 共振モード (ZCS の一種)、準共振モード、 SEPIC (シングル・エンド一次インダクタンス・コンバータ)、 Cuk (統合的な磁気トポロジーであり、開発者から名付けられた) などが含まれる。

能動デバイスの選択は回路トポロジーの選択に非常に強く依存する。 多くの種類のコントローラ IC は１つのトポロジーにのみ適する。

低エミッションのためには、連続モード・トポロジーは不連続モードで動作させず、 不連続モード・トポロジーは連続モードで動作させないことが重要である。 制御ループが常に安定していることも重要である。

「パルス・スキッピング」コンバータを避け、 その変換器が普通に動作している時よりも高レベルのエミッションを生じる 「スタンバイ」モードに警戒すること。

1.4.2 ソフト・スイッチング

スイッチ・モード設計者の一部は、 最短のスイッチング時間が常に最も効率的であると考えているようである。 だが、電力デバイスがゼロ電圧、及び／もしくはゼロ電流でスイッチしない 伝統的な回路トポロジーを用いる時、 スイッチング時間を低減することが常により良い効率をもたらすと言うのは正しくない。 スイッチング時間が減少すると、 回路のコンポーネント (特に巻線) の不可避な RF 共振が その電力スイッチの過電圧からの保護のためにより高損失なスナバを必要とさせ、 ある臨界値以下のスイッチング時間では総効率は悪化するであろう。

Figure 1A でデジタル・デバイスについて示したのと同様、 より短いスイッチング時間は、よりコストを要する EMC 手段を必要とする、 より高い周波数の高調波のより多くのエネルギーを意味する。 設計の良くないスイッチ・モード電力変換器においては、 しばしば基本スイッチング・レートの 1000倍に達する高調波が エミッション試験への不合格を引き起こす。

従って、 EMC 要求への適合のために必要となるフィルタやシールドのコストや大きさを考慮に入れた 最も費用効果の良い総合設計の達成のためには、 通常はある程度のソフト・スイッチングが必要である。 場合によっては、最良の費用効果は、 達成可能な最良の値よりも 1〜2% 低い効率を必要とするかも知れない。 小さい DC/DC コンバータにおいては、気付くような発熱の増加なしに 伝導性と放射性のエミッションを劇的に低減させるために必要なことは、 スイッチング FET のゲートと直列の 100Ω 程度の抵抗だけかも知れない。

電力スイッチング FET については、 ドレイン電圧の変化の速度はそのゲート電圧の非線型関数である。 「ゲート・チャージ・モデル」 (Cdg からの 「ミラー効果」を含む) の使用は、 同一の総スイッチング時間でより低いエミッションを達成するように ドレインの dV/dt を制御するゲート駆動回路の達成を助け得る。

1.4.3 自己発振の防止

スイッチング・デバイス、特にパワー FET は、自己発振し、 高レベルのエミッションや、時には過熱をも生じ得る。 これはパワー FET が高電流を扱うために並列にされている時には特に問題である。 通常、これは FET ゲートを小さい抵抗、あるいは 小さいソフト・フェライトの RF サプレッサ・ビーズを通して駆動することで対処できる。 それぞれの抵抗やビーズは、そのパワー FET のゲート端子のすぐ近くになければならない。

この問題はショットキ・ダイオードが並列となっている時にも生じ得るが、 この場合はそれらのデバイスの１つ以上と直列にフェライト・ビーズを取り付けるべきである。

1.4.4 スペクトラム拡散、及びランダム変調テクニック

「スペクトラム拡散クロック」テクニックは、 それらが EMC 試験で低く測定されるように 個々の高調波のエミッションのスペクトラムを拡散させるために、 ある種のスイッチ・モード・トポロジーと共に使用できる。 民生向けや産業向けの伝導性エミッション試験は 150kHz から 30MHz で 9kHz の帯域幅を用いるので、 高調波を ±90kHz 拡散させることは 10dB 以上の低減を与え得る。 一部の高電力コンバータの製造業者はほとんどホワイト・ノイズのようなものを用いている。 このテクニックについての詳細は、[15] や [16] を参照されたい。

1.4.5 スナバ

Figure 1H
Figure 1H: スイッチ・モード変換器におけるスナバ

スナバは、通常はスイッチング・トランジスタを 回路コンポーネントの寄生成分の共振によって発生するピーク電圧から保護するために必要となる。

Figure 1H は、絶縁トランスのような巻線部品で典型的な 寄生漏洩インダクタンスと巻線間容量がどのように並列共振回路を生じるかを示す。 共振において生じた高インピーダンスは、 それらの周波数で流れようとする電流に高い電圧オーバーシュートを生じさせる。 電流がより急激にスイッチするほど共振周波数やその付近にあるエネルギーは大きくなり、 そのオーバーシュートと結果的なエミッションは高くなる。

スナバは、通常は、それらの相互接続のインダクタンスとキャパシタンスも考慮して、 スイッチング・デバイスと並列に接続するのが最良である。 スナバのデザインには多くの可能なタイプがある ―― Figure 1H に示す抵抗とコンデンサを直列にしたタイプ (RC) は、 最も設計が簡単で、通常は EMC のために最良であるが、 他のタイプよりも熱くなり、より多くの電力を捨てて総合効率を低下させ得るので、 妥協に備える必要がある。

スナバは、そのインダクタンスを最小とするような方法で、 設計され、実際のアセンブリで実現されるべきである。 デバイス、受動コンポーネント、及び導体は非常に低いインダクタンスを持つべきであるので、 関係するデバイスへの非常に短いリードを持つ、 特殊な低インダクタンス電力抵抗が必要となるかも知れず、 またパルス定格を持つコンデンサを使用すべきである。

1.4.6 放熱器からのエミッションの低減

絶縁放熱シートを持つ TO247 電力デバイスは そのコレクタ (あるいはドレイン) と放熱器のあいだに 50pF 程度の浮遊容量を持ち、 類似の大きさのデバイス・パッケージは類似の浮遊容量を持つ。 これらの浮遊容量は、そのスイッチング動作の度に、 そのコレクタ (あるいはドレイン) の dV/dt にその放熱器に過渡電流を注入させる。 もしその放熱器が何にも接続されていない (すなわち「浮いている」) ならば、 その放熱器の結果的な dV/dt は デバイスのコレクタ (あるいはドレイン) のそれと同程度に大きいものとなり得るし、 その放熱器の大きさは電界の強い放射を引き起こす。

放熱器がその回路の一部、0V、もしくはシャーシに接続されているならば、 注入された過渡電流はそれを通ってその回路、0V、もしくはシャーシに流れるであろう。 もしこの電流の経路が正しく管理されていないならば、 それは電界や磁界の放射と同様に伝導性エミッション問題を引き起こし得る。

通常は一次スイッチング・デバイスの放熱器は、 全ての安全要求 ――設計技術者と保守要員のために、 放熱器上やその近くに明確なハザード警告を要求するかも知れない―― を全面的に考慮して、一次直流電源レールの１つに直接接続するのが最良である。 絶縁された二次電圧上で動作するスイッチャは、 通常はそれらの放熱器を二次直流レールのいずれか、 もしくはその局所 0V プレーンに接続すべきである。 過渡電流によって囲まれるループ面積 (Figure 1J 参照) は、 可能な限り小さく低インピーダンスであるべきである。 どのレールが放熱器の接続先として最良であるかを見出すために、 常にプロトタイプ上である程度の試行を行なう。

Figure 1J
Figure 1J: デバイスの浮遊容量に伴う過渡電流が取る経路の管理

時には、スイッチング・デバイスは、 費用を節約し、あるいは熱インピーダンスを低減するために、 熱伝導絶縁シートなしで放熱器に取り付けられる。 放熱器絶縁がそのデバイス自身の内部で与えられていない場合、 その放熱器はそのコレクタ (あるいはドレイン) に接続されるので、 それを適当な電源レールに接続することは不可能となる。 ここでの解決は、放熱器を適切な定格のコンデンサを介してレールに接続することかも知れない。 著者は、ノイズ源が追加の放熱器を持たない TO220 スイッチング・デバイスの放熱タブであった時に、 このテクニックが大きな効果を持つのを見たことがある。 電界エミッションを 30dB 以上低減するために必要であったものは、 数 pF のコンデンサ１つだけであった。

直列コンデンサを使うもう１つの理由は、安全上の理由のため、 誰かが偶然に放熱器に触れた時に起こり得る主電源漏洩電流を低減することかも知れない。 直列コンデンサを使う時、そのコンデンサを そのリードやその他の相互接続導体に伴うインダクタンスと「同調」させる ――最も問題となる帯域の周波数を最小化するために直列 (低インピーダンス) 共振を用いる―― ことが可能かも知れない。

往々にしてそうなるように、 そのような「放熱器 RF 接続」コンデンサが安全性に関係する時には、 それらは該当する安全規格の要求に対して 適切な値、定格、そして構造 (例えば Y1 や Y2) であるべきである。 著者は、そのようなコンデンサが、その最大電圧と用途に対して 独立した安全機関 (例えば BSI, TUV, VDE, SEMKO, DEMKO, UL など) の認証を受けていること、 そしてその証明書を入手してそれらが偽造でないことを発行元の機関に確認することを推奨する。

代替手段の１つは、シールド付き放熱シートを使用することである。 そのシールドとなる内層は適切な直流レールに接続し、 放熱器自身は絶縁したままとするか回路のどこか ――0V、あるいはシャーシ―― に接続することができ、 この場合はその小さい残留放熱器電流は結局は主電源フィルタを介してリターンする。 これはより安全であるものの、よりコストを要し、 0V やシャーシの過渡電流のために同等の EMC 性能を与えないかも知れない。

1.4.7 整流器からのエミッションの低減

整流器は、スイッチャのサイクル中にその両端の電圧が反転する際に流れる過渡電流に伴う 相当のノイズを (従ってエミッションを) 生じる。 これは主電源整流器についても真であり、 数 MHz で極度のエミッションを放射するのが見られたことがある。

主電源整流器は通常はそれぞれのデバイスと並列に接続された小さいコンデンサで抑制でき、 スイッチ・モード変換器の整流器はそのノイズの抑制を助けるために時にはスナバを使用できる。 だが、最良の解決は、通常の PN 接合型の代わりにショットキ整流器を用いることである。 ショットキは少数キャリアを持たず、従って逆電流がなく、 従って電圧の逆転に際しての過渡電流やノイズがない。 今は高電圧シリコン・カーバイド・ショットキを入手できるようになっており、 ショットキを使用できる箇所の制約は減っている。

もう１つの代替手段は、 パワー FET のようなスイッチング・デバイスで整流器を置き換えるかそれを並列として、 同期整流を用いることである。 同期整流は通常は効率の改善のために行なわれるが、 スイッチング・デバイス内の生得的な寄生 PN 接合整流器によって引き起こされる EMC 問題を 往々にして持つ。

Figure 1K
Figure 1K: 「ソフト・スイッチング」デバイスの使用によって低減された整流器ノイズ

PN 接合整流器を用いるならば、良い EMC のためには、それらは非常に小さい蓄積電荷を持つ、 Figure 1K に示すように回路コンポーネントの共振を励起しないように 「ソフト・スイッチング」のものでなければならない。

その逆回復をより「ソフト」にしてエミッションを低減するために、 「アモルファス・ビーズ」 ――フェライト・ビーズのように見える―― に 整流器のリードを通すことができる。 [10] の 10-10、及び 10-11 ページを参照されたい。 抵抗や「普通」のフェライト・ビーズも、この目的のために使用できるかも知れない。

[17] によれば、スイッチング FET のソースとドレインの電流の双方を 小さい「可飽和」インダクタ・ビーズを通すことは dI/dt の制御を助け、 従ってより安価な低スペックの整流器の使用を可能とし得る。 このテクニックは FET のゲート駆動の修正も必要とする。

1.4.8 トランス巻線間容量に伴うエミッションの低減

一次スイッチング・ノイズ は絶縁トランスの浮遊巻線間容量を通して注入され、 二次回路に同相ノイズを生じる。 そして、二次回路のスイッチング・ノイズは絶縁トランスの浮遊巻線間容量を通して逆方向に注入され、 これは一次回路に同相ノイズとして現れる。 これらの同相ノイズ電流は高信号源インピーダンスを持ち、 フィルタすることが難しい。 それらは長距離伝搬する ―― キルヒホッフ氏の有名な法則を満足させるために必要であれば大きなループ面積を囲み、 これによって顕著なエミッション問題を生じる。

巻線間シールドはこのノイズの低減を助け得る ―― これは、ノイズを低減したい側の直流レールに接続すべきである。 一次側と二次側のノイズ注入を充分に低減するためには２つか３つのシールドが必要かも知れず、 ５つのシールドというのも聞かないことはない。 奇数個のシールドを用いる場合、 中央のシールドをシャーシ、0V、あるいは保護接地に接続すると利益があるかも知れない。

Figure 1L
Figure 1L: 巻線間容量によって注入されたノイズに対する２つの対処法

Figure 1L は単一の巻線間シールドの例を示す。 シールドを接続する最良の場所を見出すためには、 通常は試作での実験が必要である。 シールドの相互接続は、RF におけるインピーダンスを低減し、 そのノイズ低減を向上させるために、可能な限り短くすべきである。

その巻線が PCB の異なる層の単なる印刷されたトレースである、 「PCB トランス」と呼ばれるものが普及しつつある。 これらにシールドを加えることは、PCB 製造の許容差のもとで 信頼できる動作と安全のために必要なクリアランスが確保されていることを確かとしながら、 PCB トレースを追加するだけのことである。

Figure 1L に示されているもう１つの強力なテクニックは、 二次 0V と一次電源レールの一方のあいだに接続した小さい (安全認証品の！) コンデンサで ノイズ電流のための局所リターン経路を設けることである。

一次側から二次側に接続されるコンデンサが、 総漏洩電流を該当する安全規格の規定を超えさせないことを確かとすること。 これらのコンデンサは、 CM チョークがより効果的となれるようにエミッションの信号源インピーダンスを下げることにより、 一次側と二次側の任意のフィルタがより大きな抑制を達成することも助ける。

[18] で述べられているように、スイッチ・モード絶縁トランスの設計の別の側面が、 エミッションに大きな影響を持ち得る。

1.4.9 トランスやインダクタのコアの導電性に伴うエミッションの低減

フェライト材は絶縁体ではないので、 巻線からの浮遊容量はスイッチング動作の度にコアに電荷のパルスを注入し、 これはそのコアからコアが固定されているものへと過渡ノイズ電流として流出する。 もしそのコアが「接地」されているならば、 その過渡電流がループを完成させるための道程は長いものとなるので、 伝導性と放射性のエミッションを生じる傾向を持つ。

これは上で述べた放熱器の過渡電流と似た問題であり、その解決は似通っている ―― トランスのコアを適当な直流レールに接続する (任意の、また全ての安全問題に注意を払って) か、 あるいはその代わりにコアの周囲にシールドを巻いてそれを適当な直流レールに接続する。

1.5 通信回路

通信に用いられるデバイスはデジタルとアナログのいずれかであるので、 それらの選択は既に述べた該当するガイドラインを考慮に入れるべきである。

1.5.1 導体の使用を避ける

EMC の目的において最良の通信は、 自由空間 (例えば IrDA) や光ファイバーを介した赤外線や光である。 自由空間とファイバーのいずれかの伝搬を用いて、 レーザー・ダイオードを用いた Gb/s のデータ・レートが可能である。 送信器は過剰なエミッションを持ってはならず、 受信器は充分な耐性を持たねばならないが、 これらは小さいデバイスであって通常はそれらの EMC は長いケーブルよりも管理し易い。 今はシールドされた送信器と受信器がすぐに入手できる。

ほとんどの設計者は光ファイバーはコストを要し過ぎるであろうと反射的に仮定するが、 25Mb/s までのプラスチック光ファイバーは自動車で大量に用いられており、 これらのコンポーネントの価格を引き下げている (2004年中期に 25Mb/s の TX/RX ペアで £4.50)。 そして、上の第０部で言ったことを忘れないこと ―― 採算の取れる最低の販売価格、 そして製品の販売寿命にわたる投資の回収を最大化するであろうものは、 通常は BOM コストとは無関係である。

エンクロージャのシールドを損なうことなしに、 金属を使っていない光ファイバー・ケーブルを シールドされたエンクロージャの壁から内部の PCB やモジュールに直接引くのが往々にして実際的となる (金属の導体はそれがシールドされたエンクロージャに入る箇所で常にフィルタされ、 かつ／もしくは 360°シールド接続されるべきであるが ―― このシリーズの第４部、及び [1] の第４部を参照)。

自由空間光通信 ――見通し範囲レーザーや、より自由度の高い赤外線を用いた―― が、 適当なテクニックとなるかも知れない。 ワイヤレス通信はもう１つの良い代替手段であるが、 それらの送信器は時に近傍の電子回路に干渉し得る (送信器の電力と近さに依存して) し、 それらの受信器は時に干渉を被り得るので、 それが解決するよりも多くの問題を生じないようにこれらの問題を考慮に入れるべきである。

金属を使わない光ファイバー、自由空間光通信 (例えば赤外線)、 あるいはワイヤレス通信を用いるもう１つの理由は、 非常に高い電圧に対する電気的絶縁が自ずと達成されることである。 これは、しばしば製品の信頼性を大幅に改善し、保証コストを低減し、 フィルタ、サージ保護デバイス、シールドなどのためのコスト、重量、 そしてスペースの要求を回避する。

最初はワイヤやケーブルが最も費用効果の良い相互接続に見えるかも知れないが、 プロジェクトの最後にそれらの EMC 問題が最終的に解決された段階では、 時には金属なしの代替手段がより低い総コストとより短いタイムスケールを持ったことだろう。

ワイヤやケーブルは通常は製品の完全にシールドされたエンクロージャ内では費用効果が良いが、 それでさえも「システム内干渉」問題 (製品内のある回路が他の回路に干渉する) や ケーブル内の遅い伝搬速度は、赤外線、自由空間、あるいは光ファイバーのテクニックを より魅力的にする。

1.5.2 金属の導体を用いた通信における良い EMC プラクティス

Figure 1M
Figure 1M: 信号配線における良い、及び悪いプラクティスの例

Figure 1N
Figure 1N: 信号配線における良い、及び悪いプラクティスの例 (続き)

Figure 1P
Figure 1P: 信号配線における良い、及び悪いプラクティスの例 (続き)

Figure 1M、1N、及び 1P は、 長いケーブルで遠隔の回路に接続される 0-10mV トランスジューサの例を用いた、 通信における悪い、ましな、良い、そして優れたプラクティスの概要を示す。

通常、ケーブルのシールドを回路の 0V に接続することは、 ピッグテールの使用やケーブル・シールドの片側のみでの接地と同様、 EMC のために非常に悪いプラクティスである。 一部の教科書は依然としてケーブルを それぞれに異なったシールド接続規則を持つ低周波と高周波のタイプに区別している。 だが、今は電磁環境は 2.45GHz まで ほとんど全ての信号が RF ノイズを受けると予期できるほど汚染されている (そして時と共に悪化している) ので、 今は EMC の管理のために全てのケーブルは高周波タイプとして扱うべきである。

Figure 1M から 1P は、 必要であれば PEC ([19] による並行接地導体) を使用すべきという注記とともに、 両端で終端されたケーブル・シールドを示す。 このトピック、そして回路が正しく設計されていれば、 何故結果的な「グランド・ループ」や「ハム・ループ」が 非常に高レベルの信号／雑音性能まで問題とならないのかは、 このシリーズの第２部、そして [1] の第２部でカバーされる。

低周波信号 (例えば 10kHz 以下) については、イミュニティ上の理由のため、 通信リンク内の電圧は高い方が良い。 だが、高周波 (例えば 1MHz 以上) については、 エミッション上の理由のために低い電圧が好まれる。 ほとんどの高速データ通信は、今は、 ピーク - ピークで 300mV から 1V のあいだの信号レベルを持つ、 LVDS (低電圧差動信号) テクニックを用いている。

イミュニティの向上のための通信プロトコル。 精巧なエラー検出／訂正プロトコルは、通信スキームのイミュニティを相当向上させられる。 ある種のプロトコル (Ethernet のような) は干渉が増えるとデータ・レートが低下するので、 壊れたデータが通過することがなく、ビット誤り率が非常に低いままに維持されるとしても、 そのデータ・スループットはゼロにまで低下し得る。 干渉を受けてもデータ・レートが低下しない通信プロトコルがあり、 状況によっては望ましいかも知れない。 あなたやあなたのチームが良いイミュニティを持つ通信プロトコルを設計できるなどと考えないこと ―― 開発に何10人年を費した後でも、 あなたが設計したものは既に商業的に入手可能なプロトコルよりも良いものとならないであろう。

エンベデッド・クロック。 クロックを通信リンクを通して送らなければならない場合、 それはエミッションの低減のためにデータにエンベッドすべきである。 マンチェスター符号化のような様々なクロック・エンベディング法は、良く実証されている。 マンチェスター符号化はそれぞれのデータ・エッジで１ビットを送るので、 ある「実際」のデータ・レートに対する通信媒体上のデータ・レートを半分にし、 エミッションの低減も助ける。

エミッションの改善のための通信プロトコル。 開始と終了のデリミタ、フレーム化と同期のためのビット・パターン、 トークン・ビット・パターン、そしてアクセス制御プロトコルは、 いずれも様々な動作状態 (高／低トラフィック、アイドリングなど) 中に どれだけの放射エネルギーが狭いスペクトラム帯に集中するかに大きな影響を持ち得る。 通信プロトコルの適切な設計は、高度に周期的な波形が常に避けられることを確かとすべきである。

強いスペクトラル成分を持たないように、 データをほぼ完全にランダム化するテクニックが使用可能である (そして、ギガビット Ethernet で使用されている)。 そのエミッションは、特定の周波数に集中する代わりに、その周波数範囲にわたって拡散される。

整合伝送線路。 その接続の長さと そのケーブルを通して送られる最も早い立ち上がり／立ち下がり時間や最高の周波数に依存して、 高速のアナログやデジタルの信号の良い EMC のために伝送線路テクニックが必須となるかも知れない (詳細は、このシリーズの第２部と第５部、[1] の第２部と第５部、そして [3] の第６部を参照)。 その相互接続での整合伝送線路の使用によって低周波信号のイミュニティを向上させ得ることは、 評価されていないことがある。

EMC の目的で最良の種類の金属ケーブルは、 通常はそれぞれの信号導体と撚り合わされた専用のリターン導体と、 (信号リターン電流を運ぶためではなく) 干渉の管理のためのみに用いられるシールドを持つ。 同軸ケーブルは、その RF 技術者による、また EMC 試験所での広範な使用にもかかわらず、 通常は EMC のためには好まれない。

Figure 1Q
Figure 1Q: 高速の信号やデータのための良い回路の例

Figure 1R
Figure 1R: 関係する全周波数範囲 (この例では直流から 1GHz) にわたって 良い平衡 (高 CMRR) を達成するための磁気コンポーネントの選択

Figure 1S
Figure 1S: 「CM トランス」、及び「逆接続」された CM チョーク

Figure 1T
Figure 1T: 同軸ケーブル通信回路

Figure 1U
Figure 1U: 低速データ通信 (この場合は RS232) の例

平衡相互接続。 平衡構造のツイスト・ペアやツイン・アキシャルのケーブル、 あるいは PCB トレースの密着したペアは、 通常は最良で最も費用効果が良いエミッションとイミュニティの性能を与える。 ケーブルについては、高周波における平衡のためには撚り率の非常に僅かな差 (そして絶縁体の着色のための顔料の誘電率の僅かな差でさえも) が重要となり得る。 類似の問題は PCB 上の差動トレース・ペアにも影響する ([3] の第６部を参照)。 平衡は、高性能の回路においてはデバイスとその受動部品やトレースの 平衡した (鏡像の) PCB レイアウトが必要となることがあるほど重要である。

それは良い同相信号除去比 (CMRR) を、従ってエミッションとイミュニティの改善を意味するので、 全周波数範囲にわたって良い差動平衡を達成することが非常に重要である。 平衡した送受信 IC が良いが、 絶縁トランスは (それがフラッシュ・オーバーを生じる点まで) 電気的絶縁を加え、 また同相電圧範囲を直流電源レールを大きく超えて拡大するという利点を持つ。

トランスと平衡送受信 IC は、いずれも RF において平衡が低下する。 通常、それらは関係する全周波数範囲で良い平衡を維持するために、 Figures 1Q と 1R に示すように CM チョークを必要とする。 CM チョークは、常に製品の境界のケーブルやコネクタの最も近くに置くべきである。

Figure 1Q は、任意の速度や周波数範囲のデジタルやアナログの通信に 良好なエミッションとイミュニティを与えるために同等に有用な、２つの回路の例を示す。 これらの回路は、完全に平衡しているので、理想的である。 シールドされたツイスト・ペア (STP) ケーブルが示されているものの、 シールドなしツイスト・ペア (UTP) ケーブルを使用できるが、 EMC 性能は悪化するであろう。

Figure 1R は、 関係する全周波数範囲にわたって良い平衡 (高い CMRR) を達成するために、 CM チョークの CMRR がトランスや平衡 IC に合わせてどのように調整されるかを示す。

CM チョークの代替のタイプの１つは、Figure 1S に示す「CM トランス」である。 差動信号のペアのあいだに接続された充分な値のインダクタは 信号に対して高いインピーダンスを持つが、 そのセンター・タップが「接地」されているならば、 それはその差動ペアに重畳された CM 信号に対して非常に低いインピーダンスを呈する。 Figure 1S の絶縁トランスは、片側にセンター・タップを設けることにより、 電気的絶縁と CM フィルタ効果の双方を与えるようにされた。 センター・タップと直列にコンデンサが用いられている時、 それらの共振 (後述) は CM トランスの性能に影響し得る。

平衡送受信 IC が用いられている場合、CM 除去を与えるために、 トランスの「ケーブル側」の代わりにその「IC 側」の巻線にセンター・タップを設け、 そのセンター・タップを 0V に接続する (バイアスのために必要であればコンデンサを通して) ことができる。 双方の巻線にセンター・タップを設けてその双方をそれぞれの基準に RF 接続することで、 性能を向上させられるかも知れない。

「伝統的」な CM チョークのもう１つの代替は、 Figure 1S に示すように、一方を逆に接続することである [20]。 これは、それと良く似ている CM トランスのように、 CM ノイズ に対して低インピーダンスを生じる。 CM トランス や逆接続された CM チョークのテクニックの低 CM インピーダンスは、 より伝統的な CM チョークの高 CM インピーダンスと対照的であり、 従って Figure 1S に示すようにこれらの CM 抑制テクニックを１つの回路に組み合わせることは 非常に強力な CM 抑制を与え得る。 いくつかの製造業者は、 小さいモジュールに１つ以上のチョーク、絶縁トランス、そして CM トランスを収めた、 シリアル・データ通信のための磁気部品を提供している。

ツイスト・ペアやツイン・アキシャルの代わりに同軸ケーブルが使用される場合、 そのケーブルは平衡タイプではなく、 またそのシールドが RF フィールドや両端の製品間の電位差に伴う ノイズ電流と共に信号リターン電流を運ぶため、 EMC とシグナル・インテグリティは悪影響を受けるであろう。 Figure 1T で示すテクニックは、使用されている同軸ケーブルから 可能な最良の性能を引き出すことを助けるであろう。 絶縁トランスなしの回路は、通常は低い周波数において低いイミュニティを持つであろう。

低性能のデータ通信は、Figure 1U の RS232 の例に示すように、 しばしばコストの節約のために多芯ケーブルを用いる。 これらの EMC は通常は CM チョークの使用から恩恵を受けるであろう ―― 導体が N 芯である場合、通常は それをそれぞれの端で N 巻線の CM チョークを介して回路に接続するのが最良である。

1.5.3 光結合と光絶縁

Figure 1V
Figure 1V: 非常に高データ・レートの光結合の例

パッケージされたデバイスを用いた光絶縁／結合テクニックは 特にデジタル信号のために普通に用いられているが、 典型的なデバイスに関係する入出力浮遊容量は 1pF を下回る程度である ―― 100MHz 以上の周波数において 回路インピーダンスに影響してケーブル内の信号の平衡を崩し、 あるいはその光デバイスの回路側の回路への干渉を生じるような 低インピーダンスを生じるのに充分に高い値である。

非常に短い立ち上がり／立ち下がり時間の信号を通信する場合、 高周波における平衡を維持するため、Figure 1V に示すように、 適切な CM チョークを用いることが必要かも知れない。

だが、フォトカプラが低速データ信号に使われる時、 それらは往々にして不平衡の同軸ケーブル、 あるいはそれぞれの信号に単一のワイヤ (そして共通のリターン) を使う多芯ケーブルを用いる。 これらの場合、RF 干渉の防止のために必要なものは、 フォトカプラへのそれぞれの信号線と直列の単一のソフト・フェライト・ビーズだけかも知れない。

内部の短い光パイプの使用によって達成された、 非常に低い入出力間浮遊容量を持つ光デバイスが入手可能である。 それらは、通常は高電圧の用途を意図している。 通常はスイッチ・モード電力変換器のフィードバック・ループでの使用を意図された、 1MHz 程度までの非常に高レベルのノイズに耐えるように設計されている、 内部シールドを持つ光デバイスも入手可能である。 これらのデバイスはより良い EMC 性能を与えるであろうが、 それらの多くは、非常に高いデータ・レート、非常に短い立ち上がり／立ち下がり時間、 あるいは非常に高い周波数のアナログ信号での使用を意図していない。

今は、アナログ信号は、IL300 のようなデバイスを用いて、 0.1% の線型性で、光絶縁の恩恵を受けられる。 これは、多くの光結合された応用において、 電圧 - 周波数 (そして周波数 - 電圧) 変換器の使用の必要性を低減し、 あるいは嵩張るトランスを置き換えることができる。

回路図で電源レールを完全に示さないという一般的な製図プラクティスのため、 時に、光アイソレータの両側が偶発的に同一の直流電源レールから給電され、 達成されるアイソレーションと EMC 性能を深刻に損なうことがある。 光アイソレータの RF 性能は、その光デバイスの両側に関係する 電源のあいだのアイソレーションと同程度に良くなり得るだけである。

1.6 能動デバイスの選択を助ける手早くて容易なイン・ハウス試験

供給者の主張にかかわらず、 デバイスの現実の EMC 性能が未知であることが普通である。 少なくともクロックが動作しており、 望ましくはフル・スピードでの信号やデータの I/O 動作も行なう単純な機能回路に対して、 イン・ハウスで適用することのできる容易で手早い EMC 試験法がある。 供給者によっては、これらの試験に用いることができる評価用ボードを提供している。

エミッションの試験は、スペクトラム・アナライザや広帯域オシロスコープに接続された 近接磁界ループ・プローブを用いて、 標準的なテスト・ベンチ上で数分間で容易に行なえる ([7] の第１部と第２部を参照)。 一部のデバイスが他のものよりも著しく静かであることが、すぐにわかるであろう。

イミュニティの試験は、信号発生器 (連続 RF とトランジェントのいずれでも) に接続された同一のプローブを用いて行なえる ―― ただし、もしそれが専用のプローブである (そして単なる短絡された巻線ではない) ならば、 まずそれがその電力での使用に適しているかどうかを確認すること。 適当なテクニックについては、[7] の第３部、第４部、及び第５部を参照されたい。

近接磁界プローブは、プローブされるデバイスや PCB に ほとんど触れるような位置に保持する必要がある。 「最も熱い点」を見つけ、信号が最大となる方向にプローブを向けるためには、 まず全域にわたって水平、及び垂直の格子状に走査し (それぞれの方向で、プローブを 90°異なった向きに保持する)、 その後に最も強い信号が検出された領域に集中する。

デジタル IC の一部は、そのピンを通した伝導によってではなく、 それ自身の本体からエミッションを強く放射する。 PCB の 0V プレーンに半田付けされた それ専用の小さい金属のボックスでシールドする価値があるかも知れない。 PCB レベルでのシールドは非常に低コストであり、 このシリーズの第４部と第５部、[1] の第４部と第５部、 そしてより詳細には [3] の第２部でカバーされる。

非常に少数の製造業者が、通常はベンチ・トップの試験装置で測定された、 保証された EMC エミッション／イミュニティ仕様を持つ少数の IC 製品を提供している。 これらは、携帯電話や類似の製品で使うための 複雑な IC であることが多い。

1.7 能動デバイスに対する手早くて容易な試験はシリアル生産における EMC の維持を助ける

同一の製造業者の IC は、より小さい寸法のシリコン・プロセスの使用に伴い、 ロットによって異なる EMC 性能を持ち得る。 デバイス製造業者は、ウェハーにより多く詰め込み、そのコストを低減するために、 彼らのデバイスのシリコンの寸法を継続的に縮小している。 これはデジタル IC については特にそうであり、 それは「マスク・シュリンク」や「ダイ・シュリンク」と呼ばれている。

大口の購入者は、 新しいマスク・シュリンクされた IC の変化した EMC にどのように対処するかを見出すまでの 生産のために確保しておけるよう、「古い」 IC を充分に購入できるように、 マスク・シュリンクの事前の通告を受けるように調整できる。 ６ヶ月前の通告でさえも、 少なくとも１つの大手製造業者に数千万 US ドルを費させたことが知られている。

「検収」部門にアクティブ・デバイスが最初に引き渡された時に、 何らかの理由でそれらが異なる EMC 性能を持たないかどうかを見るために、 IC の EMC 性能の単純なチェックを行なうことが可能である。 これは問題を早期に見付けることを助け、財務的なリスクを低減する。 その代わりに、あるいはそれに加えて、 シリアル生産における抜き取りによる EMC 試験は、 不適合の、あるいは信頼できない製品の出荷の防止を助ける。 ある種の EMC 試験法は、[7] で述べたように、 検収、あるいは生産試験としての使用に適する。

1.8 受動部品の選択

1.8.1 寄生 R、L、及び C の影響

Figure 1W
Figure 1W: 表面実装抵抗の一次等価回路

Figure 1X
Figure 1X: 表面実装コンデンサの一次等価回路

Figure 1Y
Figure 1Y: 表面実装インダクタの一次等価回路

全ての受動コンポーネントは、「寄生」抵抗、インダクタンス、及びキャパシタンス (浮遊 R、L、及び C とも呼ばれる) の影響を受ける。 充分に高い周波数においては、それらはコンポーネントのインピーダンスを支配し、 回路の挙動を完全に変えるだろう。 良質なコンポーネントの親切な製造業者は浮遊成分についてのデータを公表しており、 最も有用なものは関係する全周波数範囲にわたるインピーダンス 対 周波数である。 (決してそのようなカーブのないフェライト・サプレッサを選ばないこと。 )

例えば、高周波においては、リード付き被膜抵抗は、 コンデンサ (その 0.2pF 程度のシャント C による) として振る舞うか、 あるいはインダクタ (そのリードと調整用の螺旋状の溝による) として振る舞い得る。 巻線抵抗 (「低インダクタンス」型でさえも) は 数 kHz よりも上ではその箱に書かれていないインピーダンスを持つが、 1kΩ 以下のリード付き被膜抵抗は通常は数百 MHz まで抵抗性を維持する。 Figure 1W の、典型的な表面実装抵抗の単純化した分析を参照。

コンデンサはその内部接続インダクタンスによって自己共振し、 高い周波数においてはそのインピーダンスはほぼ誘導性となる。 Figure 1X の、典型的な多層セラミック表面実装コンデンサの単純化した分析を参照。

インダクタはその内部や相互接続のインダクタンス、そしてその内部の巻線間容量に伴って自己共振する。 Figure 1Y の、典型的な表面実装型インダクタ (注意： これはソフト・フェライトの RF サプレッサではない) の単純化した分析を参照。

リード付きコンポーネントが良好な EMC のための重要である場合、 そのリード長はシリアル生産において良く管理されているべきである (PCB 実装コンポーネントに 5mm のリード長を加えるだけで その RF と EMC の特性を完全に台無しにし得る)。 表面実装コンポーネントはリード長の変化に影響されることがなく、 それに加えてそれらはより小さくてその浮遊成分はより小さく、 従って通常はより高い周波数までその公称値を維持するので、EMC のためには望ましい。 例えば、1kΩ 以下の SMD 「チップ」抵抗 (MELF 型でないもの) は、 通常は 1GHz まで抵抗性である。

全てのコンポーネントは、限定された電力取扱容量 (トランジェントと連続消費定格の双方)、 限定された dV/dt 容量 (例えばタンタルはその dV/dt 限度を超えると短絡に至る)、 限定された dI/dt 容量などを持つ。 SMD 部品は、小さいので、通常はリード付き部品よりも低い電力定格を持つ。

受動コンポーネントの寄生 Rs、Ls、及び Cs は、フィルタ設計を 教科書の回路やコンピュータ・シミュレーションが示唆するよりも複雑にする。 受動コンポーネントを高周波で用いる場合 (例えば 0V プレーンへの 1GHz までの干渉電流を逸らすために)、 その浮遊成分の全てを理解し、その影響に対処するために簡単な計算を行なうことが重要である。

寄生成分が未知であるコンポーネントの高速信号、及び／もしくは EMC の目的のための使用は、 何回もの製品設計のやり直しと出荷の遅れの可能性を高くする。

1.8.2 コンデンサの選択

セラミック誘電体は通常は最良の高周波性能を与えるので、 SMD セラミックはしばしば素晴らしいものとなる。 ある種のセラミック誘電体は強い温度係数や電圧係数を持つが、 COG や NPO の誘電体は言うべきほどの温度、周波数、あるいは電圧係数を持たず、 非常に安定で頑丈な、高品質の高周波あるいはパルス対応コンデンサとなる。

コンデンサの選択には、他にも RF インピーダンス、パルス対応能力、 等価直列抵抗 (ESR)、等価直列インダクタンス (ESL)、許容差、経時変化などを含む、 多くの課題がある。 スイッチ・モード電力変換器の大容量蓄電コンデンサについては、 非常に低い ESR は非常に重要な EMC 要求である。

電解コンデンサは数 MHz よりも上の周波数では有効でなく、 従ってしばしばセラミック・コンデンサを並列にすることが必要となる。 電解コンデンサを完全に多層セラミック・コンデンサ (MLCC) で置き換えることは、 往々にして EMC と長期的信頼性のために良いことである ―― MLCC (低直流電圧用の小型のもので 100μF までが入手可能となっている) のより低い ESR は、その用途に依存して、 電解コンデンサをその値の 1/2 から 1/5 の MLCC で置き換えられることを意味するようである。

1.8.3 磁気コンポーネントの選択や設計

インダクタとトランスの磁気回路は、磁界エミッションの低減のために、 例えばトロイドやその他の種類のギャップレス・コアを用いて閉じているべきであり、 エミッションと共にイミュニティのためにもそうである。 ロッド型コアのチョークやインダクタは、そもそもそれを避けることができないのであれば、 最大限の注意を払って使用するべきである。 フェライト・ロッド上のインダクタ巻線は良い RF アンテナを作る (そして AM ラジオでその目的のために用いられている) ―― これは 良い EMC のために必要としているものではない。 リニア電源のトロイダル型のメイン・トランスはギャップレスであり、 標準的な矩形のタイプのコアよりも低い「ハム」フィールドを生じ得る。

スイッチ・モード変換器のエネルギー蓄積インダクタはエア・ギャップを持たねばならないが、 鉄粉トロイダル型は実質的にそのエネルギーを トロイドの本体全体に分布する鉄粉のあいだの微視的なエア・ギャップに蓄積するので、 ギャップ付きコアよりも低いフィールドを放射する。

エア・ギャップを用いなければならないならば、 漏洩フィールドの低減のため、全体に対する短絡ターンが必要となるかも知れない。 「全体」は、それが漏洩フィールドに対する短絡ターンにしかならないように、 そのターンがそのコンポーネント本体全体の周囲になければならないことを 意味していることを理解することが重要である。 短絡ターンはスイッチ・モード電力変換器からのエミッションの低減にも用いられ、 またマイクロホンやその他の敏感な変換器のイミュニティの向上にも用いられる。

インダクタを流れる電流はそのインダクタンスの値に直接影響するので、 回路 (例えばフィルタ) を正しく設計するためにはこの関係を知ることが重要である。 高温もインダクタンスへの影響を持ち、温度がおおよそ 50℃ を超えると、 その温度においてその材質がインダクタンスを完全に失うキューリー点に達するまで、 インダクタンスは急速に低下する (温度がキューリー点よりも下がればインダクタンスは回復する)。

磁気コンポーネントの選択に際して検討すべき他の問題は、 飽和 (インダクタンスがゼロに低下する) と、 コアと巻線の双方での損失に伴う過熱の可能性を含む。 フェライト・コアは絶縁体ではなく、 従って場合によっては丈夫な絶縁材で被覆する必要があるかも知れない。

1.8.4 安全上の問題

ある種の能動デバイスや受動コンポーネント、 特に AC 主電源のような危険な電圧に接続されるもの全ては、 安全のための定格を持つ必要があるだろう。 そのような場合、認定第三者機関によって正しい安全規格に対して正しい定格で認証され、 その識別マーク (例えば VDE, UL, CSA, SEMKO, DEMKO, NEMCO, BSI, TUV など) を付けることを許された部品のみを使用するのが最良である。 だが、コンポーネントやそのデータ・シート上の第三者機関のマークの存在のみに頼ることはできない ―― それらは偽造かも知れない。

安全におけるデュー・ディリジェンスは、関係するコンポーネントの 安全認証書、及び／もしくは試験報告書のコピーを入手し、そして、

ことを必要とする。

製造業者の製品への組み込みのために納品されたコンポーネントが 偽物でないことを確認するための手続きも用意されているべきである。 主電源コード、ヒューズ、そしてブレーカのような安全関連コンポーネントを含めて、 世界の取引のおおよそ 5% が偽物であると推定されている。 これは公知であるので、 もし偽物のコンポーネントが安全上のインシデントを引き起こしたならば、 必要な注意を払わなかったことに関して、 低電圧指令、一般製品安全指令、あるいは製造物責任指令のもとで、 その製造業者が全面的に責任を負うかも知れない。

1.9 セカンド・ソースのコンポーネント

それらの部品番号とデーター・シート上のスペックが同一であったとしても、 異なった製造業者からの IC、トランジスタ、そして受動コンポーネントは、 大きく異なる EMC 性能を持ち得る。 セカンド・ソースのデバイスについては、 適当な手早くて容易な社内試験 ([7] を参照) が エミッションやイミュニティに関して有意な違いがないことを示したならば、 セカンド・ソースのコンポーネントを取り付けた製品に対する コストを要する試験所での EMC 試験は不要かも知れない。 セカンド・ソースのコンポーネントに対して何も EMC 試験を行なわないならば、 単一のソースからのデバイスを使用することが最良であろう。

1.10 機構的な設計や組み立てのいくつかの問題

1.11 参考文献

[1] Keith Armstrong, "Design Techniques for EMC", UK EMC Journal, a 6-part series published bimonthly February-December 1999. An improved version of this original series is available via the "Publications & Downloads" page at http://www.cherryclough.com.
(日本語版は http://t-sato.in.coocan.jp/compliance.html で閲覧可能)

[2] The Institution of Electrical Engineers (IEE), Professional Network on Functional Safety, "EMC and Functional Safety Resource List", via the "Publications & Downloads" page at http://www.cherryclough.com.

[3] Keith Armstrong, "Advanced PCB Design and Layout Techniques for EMC", an 8-part series published in the EMC & Compliance Journal, March 2004 - November 2005. An improved version of this series is available via the "Publications & Downloads" page at http://www.cherryclough.com.
(日本語版は http://t-sato.in.coocan.jp/compliance.html で閲覧可能)

[4] Keith Armstrong, "Assessing an EM Environment", includes informative tables, an example of an initial questionnaire, guidance and useful references, available via the "Publications & Downloads" page at http://www.cherryclough.com.

[5] Keith Armstrong, "EMC for Systems and Installations", a 6-part series published in the EMC+Compliance Journal, January-December 2000, also available via the "Publications & Downloads" page at http://www.cherryclough.com.
(日本語版は http://t-sato.in.coocan.jp/compliance.html で閲覧可能)

[6] Tim Williams and Keith Armstrong, "EMC for Systems and Installations", Newnes 2000, ISBN 0 7506 4167 3, www.newnespress.com, RS Components Part No. 377-6463.

[7] Tim Williams and Keith Armstrong, "EMC Testing", a 7-part series published in the February 2001 - March 2002, available via the "Publications & Downloads" page at http://www.cherryclough.com.

[8] A series of 17 booklets on EMC testing using the basic EN or IEC test methods, including details of what causes the EM phenomena and how they cause interference, written by Keith Armstrong and published by REO (UK) Ltd, available via the "Publications & Downloads" page at http://www.cherryclough.com.

[9] Three articles by John R Barnes: "Designing Electronic Equipment for ESD Immunity", Printed Circuit Design, vol.18 no.7, July 2001, pp.18-26, http://www.dbicorporation.com/esd-art1.htm; "Designing Electronic Equipment for ESD Immunity Part II", Printed Circuit Design, Nov. 2001, http://www.dbicorporation.com/esd-art2.htm; "Designing Electronic Systems for ESD Immunity", Conformity, Vol.8 No.1, Feb. 2003, pp.18-27, http://www.conformity.com/0302designing.pdf. The software techniques described here are useful for all EMC immunity issues, not just ESD.

[10] John R Barnes, "Robust Electronic Design Reference Book, Volume I", Kluwer Academic Publishers, 2004, ISBN: 1-4020-7737-8

[11] Tim Williams, EMC for Product Designers 3rd edition, Newnes 2001, ISBN: 0-7506-4930-5, www.newnespress.com.

[12] Steve Sheafor of X-EMI Inc., "Next Generation EMI Reduction techniques", Interference Technology's EMC Directory & Design Guide 2005, pp 100-108, http://www.InterferenceTechnology.com.

[13] Nick Holland and Mike Score, "Eliminating the Audible Buzz in GSM Phones", Microwave Engineering, December 2005/January 2006, pp23-24, http://www.mwee.com.

[14] Analog Devices Application Notes: visit http://www.analog.com, click on `Design Center', then click on `Application Notes', especially recommended are: AN 202, AN 214, AN244, AN 257, AN 345, AN 347 and AN 348.

[15] Y Touzani, P Le Bars, J P Toumazet, A Laurent, "The Effects of RPWM on the Conducted Electromagnetic Emissions in Bidirectional Three-Phase Unity Power Factor Boost-Buck Converter", EMC Europe Symposium 2004, Eindhoven, The Netherlands, Sep 6-10 2004, pp 656-661.

[16] M Melit, N Boudjerda, B Nekhoul, L El khamlichi Drissi, K Kerroun, "Random Modulations for Reducing Conducted Perturbations in DC/DC Converters", EMC Europe Symposium 2004, Eindhoven, The Netherlands, Sep 6-10 2004, pp 650-655.

[17] Carli Giampaolo, "Saturable Bead Improves Reverse Recovery", EDN magazine, 3rd February 1997, pages 92-94, http://www.edn.com/archives/1997/020397/03DI_03.htm.

[18] M Martijak, L Filipic, "Decreasing Conducted Emissions with Transformer Design", EMC Europe Symposium 2004, Eindhoven, The Netherlands, Sep 6-10 2004, pp 639-644.

[19] IEC 61000-5-2:1997 "Electromagnetic Compatibility (EMC) - Part 5: Installation and Mitigation Guidelines - Section 2: Earthing and Cabling", http://www.iec.ch.

[20] H Suenaga, O Shibata and Y Saito, "Termination with a Reverse-Connected Common-Mode Choke (T-ReCC) for a Differential Line", IEEE 2005 International Symposium on EMC, Chicago, August 8-12, ISBN: 0-7803-9380-5, pp 175-178.

1.12 謝辞

1999年の最初のシリーズへの多数の訂正、改良、そして追加を示唆してくれた以下の人々に、 非常に感謝している： Feng Chen, Kevin Ellis, Neil Helsby, Alan Keenan, Mike Langrish, Tom Liszka, Tom Sato, そして John Woodgate。

Copyright (C) 2006 Keith Armstrong
Translation copyright (C) 2007 Tom Sato

これは、Keith Armstrong 氏が EMC+Compliance Journal 上で発表した文書を、 その許諾を得て 佐藤が翻訳したものです。 この翻訳については、原著者らはいかなる責任も持ちません。 これについての意見、質問などは VEF00200@nifty.com (T.Sato) 宛にお送り下さい。

2007-05-04