[ Home > 電気製品の EMC／安全適合性 > EMC のための設計テクニック ]
翻訳: T. Sato
これらの論文は最初に 1999年に EMC Journal 上でのシリーズとして発表された。 この版は、その多くは次のような方々とのやりとりの結果によるものである、 多数の訂正、変更、及び追加を含んでいる： Feng Chen, Kevin Ellis、Neil Helsby、Mike Langrish、Tom Liszka、Alan Keenan、 佐藤、そして John Woodgate に非常に感謝している。 また、多くの改善点の示唆とともに、これらの論文を日本語に翻訳して彼のサイト、 http://t-sato.in.coocan.jp/ で公開してくれたことについて、佐藤氏に感謝している。
これらの６個の論文でカバーするテクニックは：
上のトピックのいずれについても１冊の教科書を書くことができる (そして多数書かれている) ので、 このジャーナルの記事の形ではさまざまな論点を示し、 ベスト・プラクティス・テクニックの最も重要な点を示す以上のことはできない。
上のトピックのリストに沿って始める前に、 それらを新製品設計と開発プロジェクトの 理想的な EMC ライフサイクルの観点から見ることは有用である。
これは単なる脅しのように見えるかも知れないが、企業に過度の商業的な、 そして／もしくは法的なリスクを与えないために為すべきこととして、 成功したプロの販売者や技術者が既に知っていることに過ぎない。
電子技術がより高度になるにつれて、 より高度な管理と設計のテクニック (EMC などの) が必要となる。 企業が利潤を上げ、競争力を保ちたいと望むのであれば、 新しい電子技術のラッチ効果から逃れることはできない。 しかし、新しい電子技術は世界で最大の市場を作り出しており、 ２年以内に年間１兆 USドルを超え、 それ以降も年に15%成長するものと期待されている。 このペースに乗ることができたものには、報いがある。
以下では、最も重要なベスト EMC プラクティスの数々の概要を示す。 それらは、それがなぜ必要であり、またなぜ機能するかよりも、 「何を」と「いかに」の論点を取り扱う。 EMC の基本の良い理解はエンジニアリングの不足や過剰を避けるために 大きな効果を持つが、これらの論文の範囲を超える。
これらのテクニックはデジタル信号のインテグリティや アナログの信号雑音比も向上させ、 ハードウェアとソフトウェアの少なくとも一回の反復を節約させられる。 これは、新製品がより速やかにその機能仕様を達成し、市場に出ることを助ける。 これらの EMC テクニックは、 商業的利益を最大とするための企業の競争力の一部として見るべきである。
大半のデジタル回路は方形波のクロックで動作するが、 これは Figure 1 に示すように極めて高い高調波成分を持つ。 クロック速度がより高くなり、そのエッジがより鋭くなると、 高調波の周波数とエミッション・レベルはより高くなる。 従って、製品がその仕様を満たす範囲で、 常に最も低いクロック速度、そして最も遅いエッジ速度を選択すること。 74HC シリーズが使える時に決して 74AC シリーズを使わないこと。 4000シリーズの CMOS が使える時に決して 74HC を使わないこと。
信号インテグリティや EMC の向上のための特徴を持つ集積回路を選択すること。 例えば：
これらは、保証される最小値、あるいは最大値 (適切な方) の仕様が (あるいは少なくとも代表値が) そのデータ・シートで与えられているべきである。 セカンド・ソース部品 (異なった製造業者の、同一の型式番号と仕様の部品) は、 著しく異なった EMC 性能 ――連続した製造に際して継続的な適合性を保証するために 製造における管理が重要となる何か―― を持つかも知れない。 もし製品に代替の IC を取り付けて EMC 試験していないのであれば、 単一の供給元に限定することが最良であろう。
高度な IC の供給者は、 Intel が Pentium MMO チップについて行なっているように、 詳細な EMC 設計指示を提供していることがある。 それを入手し、しっかりと従うこと。 詳細な EMC 設計のアドバイスは その製造業者が顧客の実際のニーズに配慮していることを示しており、 デバイスの選択に際してのバランスをひっくり返すかも知れない。
現在、ある種の FPGA (そして、あるいは他の IC も) では、 その駆動信号のスルーレート、出力駆動能力、及び／もしくは出力インピーダンスを プログラムできるようになっている。 それらの駆動特性は、より良い信号インテグリティ、 及び／もしくは EMC 性能を与えるように調整することができ、 これは IC の交換、PCB 上のコンポーネントの定数の変更、 あるいはPCB レイアウトの変更の必要性を低減することによって、 開発時間の短縮を助けるであろう。
IC の EMC 性能が不明である場合には、初期設計段階での正しい選択は、 さまざまな競合品を、少なくともクロックを用いた、 できれば高データ・レートでの動作も行なう単純な標準的な機能回路で 試験することによって行なえる。 エミッションの試験は、スペクトラム・アナライザ (あるいは高帯域オシロスコープ) に接続された 近接磁界プローブを備えた標準的なテスト・ベンチで、 数分間で容易に行なうことができる。 一部のデバイスは、他のものよりも明らかに静かであろう。 イミュニティの試験には、信号発生器 (連続 RF、もしくはトランジェント) に接続された同一のプローブを用いることができる ―― ただし、もしそれが専用のプローブである (そして単なる短絡された巻線ではない) ならば、 まずその電力の取り扱いが適切であるかどうかをチェックすること。
近接磁界プローブは、プローブされるデバイスや PCB に ほとんど触れるような位置に保持する必要がある。 「最も熱い点」を見つけ、信号が最大となる方向にプローブを向けるためには、 まず全域にわたって水平、及び垂直の格子状に走査し (それぞれの方向で、プローブを 90°異なった向きに保持する)、 その後に最も強い信号が検出された領域に集中する。
半導体製造業者は常にシリコン・ウェハーから得られる収益を向上させようとしており、 このための１つの方法はそれが小さくなるようにマスクを縮小することである。 以下のような理由から、 マスク縮小された IC は著しく異なった EMC 性能を持つことがある：
多くのユーザーは、大抵は、 マスク縮小された新しい IC で変化した EMC に対処する方法を見付けるまでのあいだ 生産を維持できるように 充分な数の「古い」IC を購入できるように、 マスク縮小に先立っての警告を受けるように調整できる。
新しい製造ロットの IC が異なった EMC 性能を持つかどうかを知るための、 EMC 性能についての簡単な受け入れ検査を実施することが可能である。 これは問題を初期段階で見付けることを助け、費用を節約する。 さもなくば、不適合な、あるいは信頼できない製品の出荷の防止のためには、 連続した生産におけるサンプルに基づく EMC 試験が必要となるが、 EMC 性能が変化したコンポーネントをこの方法で見付けることは 受け入れ時におけるものよりも遥かに費用を要する。
プロセッサのための ZIF ソケットとスプリング固定式放熱器 (容易なアップグレードを可能とするための) を持つマザーボードは、 コンタクトに最小の内部配線長を持つ 表面実装型の ZIF ソケットを選択することが助けとなるであろうものの、 フィルタリングやシールディングのために追加のコストを必要とするであろう。
一部のデジタル IC はその本体からも高レベルのフィールドを放射し、 しばしば PCB のグランド・プレーンに半田付けした それ専用の小さい金属の箱でシールドすると効果的である。 PCB レベルでのシールドは非常に低コストであるが、 熱くなり、空気の対流を必要とするデバイスに対しては 常に適用できるわけではない。
通常、クロック回路はエミッションに関する最悪の加害者であり、 その PCB 配線は PCB 上で最もクリティカルなネットであるので、 クロック配線長を最小にし、 またそれぞれのクロック配線をビア・ホール無しに単一のレイヤに保つために、 コンポーネントの配置を調整する必要がある。 クロックをいくつもの負荷への長い距離を送らなければならない場合には、 その長い配線 (あるいはワイヤ) に流れる電流が少なくなるように、 負荷の近くにクロック・バッファを取り付ける。 相対的なスキューが問題とならない場合には、 長い配線上でのクロックのエッジは良く丸められる ――正弦波にさえも―― べきであり、 負荷の近くのバッファで方形波に変換すべきである。
問題がないと主張する供給者と依然として警告を力説している何人かの学者との、 複雑なデジタル IC に対する スペクトラム拡散クロックの影響の可能性に関する議論は続いているものの、 少なくとも１つのメジャーな高品質 PC マザーボードの製造業者が このテクニックを新製品での標準として用いている。
スペクトラム拡散クロックは、 Ethernet、Fibre channel、FDDI、ATM、SONET、ADSL などのような、 タイミングに敏感な通信リンクで用いるべきではない。
デジタル回路からのエミッションの問題の大半は、 同期クロックによるものである。 非同期論理回路テクニック (UMIST の Steve Furber 教授のグループによって開発されている AMULET マイクロプロセッサのような) はエミッションの総量を激減させ、 またエミッションをクロックの高調波の狭い範囲に集中させる代わりに 真の拡散スペクトラムを達成するであろう。
異なった製造ロットやセカンド・ソースの、あるいはマスク縮小されたアナログ IC は、 エミッションとイミュニティの双方について、顕著に異なった EMC 性能を持つかも知れない。 連続した製造に際して継続的な適合性を保証するためには、 この問題を設計、試験、あるいは購入によって管理することが重要であり、 いくつかの適当なテクニックは既に示した (デジタル IC の選択の章)。
敏感な、 あるいは高速な アナログ部品 (そしてデータ・コンバータ) の製造業者は、 しばしば EMC、あるいは信号対雑音のための、 回路設計、及び／もしくは PCB レイアウトに関するアプリケーション・ノートを発行している。 これはその製造業者が顧客の実際のニーズにある程度配慮していることを示しており、 購入の決定に際してのバランスをひっくり返すかも知れない。
全ての半導体が RF を復調する。 復調はアナログ回路ではごく普通の問題であるが、 デジタル回路ではより破局的な影響を発生し得る (ソフトウェアが混乱した場合)。 低速のオペアンプでさえも、Figure 4 の実機での試験結果に示されるように、 携帯電話の周波数まで、あるいはそれ以上の干渉をうまく復調する。
復調の防止のためには、 アナログ回路は干渉に際しても直線性と安定性を保つ必要がある。 これは、帰還回路において特に問題となる。 全ての入力、出力負荷、そしてフィルタを取り除き、 非常に速いエッジ (1ns 未満の立ち上がり時間) の方形波を入力に (そして、おそらくは小さいコンデンサを介して出力や電源にも) 注入することにより、安定性と直線性を試験する。 クリッピングを避けるために、 この試験信号の振幅は出力のピーク ― ピークが最大値の 30% 程度となるように設定する。 この試験信号の基本周波数は、その回路の意図された通過帯域の中央付近とすべきである。 回路の出力は、オーディオや計装の回路においてさえも (少なくとも) 100MHz のオシロスコープとプローブで、 オーバーシュートやリンギングをチェックすべきである。 高速のアナログ回路ではそれに相応しい高速オシロスコープを用い、 プロービング・テクニックにかなりの注意を払う必要がある。
帰還回路は、スルーレートが最大となり、オーバーシュート (高さが信号の通常の高さの 50% を超えるものは不安定性を示している) が最小となるように調整すべきである。 いかなる長時間のリンギング (例えば２サイクルよりも長いもの) や 振動のバーストも、不安定性を示している。
異なった製造ロットの IC では安定性の性能は大きく異なることがあり、 被試験部品を広範囲の温度 (例えば、-30〜180℃) で冷却や加熱して、 その回路が達成できる限り高速で安定であることを 全温度範囲で確認することで最も簡便にシミュレートできる。
これは、オシロスコープの代わりにスペクトラム・アナライザを使い、 方形波の代わりに周波数走査を用いて行なうこともできる。 スペクトラム・アナライザの入力を過負荷としないように注意すること。
積分帰還回路は、通常は、10pF 程度よりも大きい積分コンデンサと直列に 小さい抵抗 (大抵は 560Ω 程度) を必要とする。
EMC のために、能動回路によって RF 帯域をフィルタし、 あるいは制御しようとしてはならない ―― 帰還ループの外側の受動 (できれば RC) フィルタのみを用いよ。 積分帰還方式は、そのオペアンプが その回路が必要とする閉ループ・ゲインよりも充分に高い 開ループ・ゲインを持つ周波数においてのみ効果を持つ。 これは、それよりも高い周波数での周波数応答を制御することはできない。
安定な、直線的な回路を達成した後に、 その全ての接続を受動フィルタや他の抑制手段 (例えば光絶縁部品) によって保護する必要があるかも知れない。 同一製品内のデジタル回路は全ての内部接続に雑音を加えるであろうし、 外部接続は外部の電磁環境全てからの被害を受けるであろう。
フィルタリングはこのシリーズの ３番目の論文でカバーしており、 IC に関係するフィルタはその局所 0V プレーンに接続すべきである。 DC から数 GHz に達する保護を与えるために、 フィルタは電気的絶縁 (例えばトランス) と組み合わせて設計できる。 平衡 (差動) 入出力の使用は、低周波での良好な除去を維持しながら フィルタの寸法を小さくすることを助けられる。
外部ケーブルが接続される箇所では入力や出力のフィルタは常に必要であるが、 専用の 0V プレーン上の PCB トラックによって 他のオペアンプと接続される箇所では不要であるかも知れない。 シールドなしエンクロージャ内のワイヤによる相互接続や、 デジタル処理回路やスイッチ・モード・コンバータも含む シールドされたエンクロージャ内のワイヤによる相互接続も、 そのアンテナ効果のためにフィルタを必要とするかも知れない。
アナログ IC は、デジタル IC と同様、 その全ての電源と電圧基準ピンに高品質の RF バイパス (デカップリング) を必要とする。 RF バイパスについてはこのシリーズの 第５部で述べる。 しかし、通常はアナログ部品の電源雑音抑圧比 (PSRR) は 1kHz 以上の周波数においては徐々に悪化するために、 アナログ IC はしばしば低周波の電源バイパスを必要とする。 それぞれのオペアンプ、コンパレータ、あるいはデータ・コンバータにおいて、 それぞれのアナログ電源レールの RC、 あるいは LC フィルタリングが必要となるかも知れない。 考慮すべき全周波数帯域にわたって所定の PSRR を達成するためには、 そのような電源フィルタのコーナー周波数と傾斜は デバイスの PSRR のコーナー周波数と傾斜を補償すべきである。
接続の長さと伝送すべき最大の周波数によっては、伝送線路テクニックは 高速アナログ信号 (例えば RF 信号) のために不可欠であるかも知れない (このシリーズの５番目の論文を見よ)。 正しく整合した任意の長さの伝送線路は非常に非効率的なアンテナとして振る舞い、 共振を生じないので、 低周波信号においてさえも、相互接続に伝送線路テクニックを用いることによって イミュニティが向上するであろう。
RF 設計に言及している EMC 設計ガイドはそれほど多くはない。 これは、RF 設計者は、一般に大半の連続 EMC 事象には熟達しているためである。 しかし、しばしば局部発振や IF 周波数の過度の漏洩が生じているので、 シールディングやフィルタリングにもっと注意を払う必要があるかも知れない。
電界に対して非常に敏感となるので、 非常に高い入力／出力インピーダンスを用いることを避けよ。 空気中の波動インピーダンスは 377Ω であるので、 エミッション源の近傍よりも外側では電界が支配的となる。 製品からのエミッションの大部分はコモン・モードの電圧や電流によって引き起こされ、 また環境電磁ノイズの大部分 (イミュニティ試験でシミュレートされる) は コモン・モードであるので、 アナログ回路における平衡送信／受信テクニックの使用は、 クロストークの低減とともに、EMC に関して多くの利点がある。 平衡回路では、信号は２つの導体を通して送られ、 電流還流経路として 0V 系を使用しない ―― これは差動信号と呼ばれることもある。
雑音や干渉による誤った出力遷移を防止し、 またトリップ点 (しきい値) 付近での振動を防止するために、 コンパレータはヒステリシス (正帰還) を持たねばならない。 実際に必要なものよりも高速な出力スルーのコンパレータを使わないこと： dV/dt を低く保て。
ある種のアナログ IC は、それ自身が高レベルのフィールドに特に影響されやすい。 PCB のグランド・プレーンに半田付けされた それ専用の小さい金属の箱によってシールドすると効果があるかも知れない (充分に放熱を行なえるかどうかにも注意すること)。
上の Figure 4B は、上で示したテクニックのいくつかを適用した 単純なオペアンプ回路 (反転増幅器) を示している。 この回路はシングル・エンド信号 (すなわち、0V を信号還流に用いる) を用いており、平衡とはなっていないものの、一般に コモン・モード・チョークを入力と出力のフィルタとして用いることで その EMC 性能は改善される。
外部ケーブルが接続される箇所では入力や出力のフィルタは常に必要であるが、 専用の 0V プレーン上の PCB トラックによって 他のオペアンプと接続される箇所では不要であるかも知れない。 シールドなしエンクロージャ内のワイヤによる相互接続や、 デジタル処理回路やスイッチ・モード・コンバータも含む シールドされたエンクロージャ内のワイヤによる相互接続も、 フィルタを必要とするかも知れない。
電力デバイスがゼロ電圧やゼロ電流でスイッチされない 伝統的な (よりノイジーな) トポロジーにおいては、 スイッチング時間の短縮が常に効率の向上をもたらすということは真実ではない。 全てのシステム、回路、そしてコンポーネント (特に巻線部品) は 無線周波数に共振周波数を持つ。 回路が用いる波形がその共振周波数に近い周波数成分を含む場合、 その共振が「励起」され、リンギングや望ましくない振動とエミッションを、 そして電力スイッチング・デバイスでの損失を増加させ、 あるいはそれらに損傷を与え得る電圧オーバーシュートを生じるであろう。
EMC の観点からは、より高速なスイッチング・エッジは 高周波高調波でのより大きなエネルギーを、 従ってより複雑なフィルタやシールドを意味する。 設計の良くないスイッチ・モード電力コンバータにおいては、 基本スイッチング周波数の 1000次までの高調波が エミッション試験に不合格とさせることがある。
スイッチング用パワー FET の問題の１つは、 そのドレイン電圧の変化率がゲート電圧に対して非線形となることである。 「ゲート電荷モデル」 (CDG による「ミラー効果」を含む) は、 ドレインの dV/dt を管理できるようにゲート駆動回路を設計する際に より良い精度を与える。
これらは、その電流の切り替えが急激となるほど 電圧の大きなオーバーシュートを生じる共振回路を作る。 エミッションのスペクトラムにおいて、このような共振は しばしばエミッションの包絡線の規則的な変化として観察される。
トランスにおいては、スナバはオーバーシュートを抑制すべき巻線に接続される。 スナバには多くの種類がある： 抵抗とコンデンサを直列としたもの (RC スナバ) は普通は EMC のためには最良であるが、 他のタイプのものよりも発熱が大きくなることがある。 妥協を覚悟し、またスナバでのインダクティブな抵抗の使用に用心すること。 インダクタンスはスナバの性能を損なうので、 非常に低インダクタンスの電力用抵抗とパルス定格を持つコンデンサを用い、 関係する巻線に非常に短いリードで接続すべきである。
安全性を高めるために放熱器を静電容量を介して危険なレールに接続することもでき、 最も問題となる周波数を最小とするために、 リードや PCB 配線の長さに応じて その容量を「チューニング」することさえ可能であるかも知れない。
電界エミッション問題を磁界エミッション問題に置き換えることを避けるために、 放熱器に注入された (その 50pF 程度の静電容量を通して) RF 電流を、 最小の面積を囲みながら、可能な限りすみやかにその発生源に戻すことが重要である。 最良の放熱器抑制手法 (例えば、放熱器をいずれの直流レールに接続するのが最良であるか) を見つけるために、試作段階で何回かの繰り返しを行なえるようにせよ。
代替手段は、シールド付き熱伝導性絶縁板を使うことである。 そのシールド内層は適当な直流レールに接続される。 放熱器そのものは絶縁されたままとし、あるいはシャーシに接続することができる。 これは最も安全であるものの、よりコストを要する。
一次スイッチング・ノイズは絶縁トランスの巻線間容量を介して注入され、 二次回路にコモン・モード・ノイズを生じる。 このノイズ電流はフィルタすることが困難であり、 (キルヒホッフ氏を満足させるために) 長距離伝搬して 大きなループ面積を囲み、 これによってエミッション問題を生じる。
絶縁トランス内の巻線間シールドは、 二次回路における一次スイッチング・ノイズを抑制することができる。 １層のシールドは大いに助けになり、これは一次直流電源レールに接続すべきである。 ５層までのシールドを聞いたことがあるが、３層はよりありそうである。 一次巻線に隣接したシールドは通常は一次電源レールに接続され、 二次巻線に隣接したシールドは通常は共通出力グランド (もしあれば) に接続され、 中間のシールドは通常はシャーシに接続される。 最良の接続を見つけるために試作を繰り返すことを覚悟せよ。
PCB トランスが徐々に一般的になっているが、これらにシールドを追加することは (PCB 製造上の許容差のもとで沿面距離と空間距離が維持されることを確認しながら) PCB レイヤを追加するだけのことである。
もう１つの非常に強力なテクニックは、 二次接地と一次電源レールの一方 (1.3.3 節も参照) との間に接続された小さい (安全認証を受けた！) コンデンサによって、 この電流に局所的な還流経路を与えることである。 このコンデンサが総接地漏洩電流を 所定の安全規格の規定を超えさせないことを確認すること。 これらのコンデンサは、 コモン・モード・チョークがより効率的に機能するように エミッションの信号源インピーダンスを低減させることにより、 二次回路のどのようなフィルタをもより良く働くようにすることも助ける。
上記の２つのテクニックは、トランスの巻線間容量を通して 入力に現れる二次スイッチング・ノイズも低減させる。 この一次 ― 二次間コンデンサは、入力のフィルタをより効果的にもする。 Figure 6B は、単一の巻線間シールドと一次 ― 二次間コンデンサを持つ 単純なスイッチャを示している。
拡散の幅はしばしば 1〜2% よりもかなり大きいものとなり、 いくつかの高出力コンバータの製造業者は ほとんどホワイト・ノイズのようなものをも用いている。
ワイヤやケーブルは最初は費用効果が良いように見えるかも知れないが、 プロジェクトの最後でその EMC 問題が最終的に解決される時間のために、 費用と時間の点からしばしば金属を使わない代替手段が推奨される。 金属を使わない通信を使う他の理由は、 極めて高い電圧に対する電気的絶縁が自動的に達成され、製品の信頼性を向上させ、 EMC 試験で不合格となるリスクを大幅に緩和することである。 完全にシールドされた製品エンクロージャ内では 大抵はワイヤやケーブルは費用効果の良いものとなるが、 その場合でさえも「内部 EMC」問題とケーブル内の遅い伝搬速度が 赤外線や光学的な代替手段をより魅力的にすることがある。 (光トランシーバー自身の遅延の考慮を忘れないこと。)
高周波の、あるいは長距離の信号は、 良好な信号のインテグリティや EMC のためには (場合によっては PCB 上でさえも) 平衡信号として送受信されるべきであり、 これがこの節の主題となる。
Figure 8 はミリボルト出力の変換器をケーブルを介して増幅器に接続するための、 良い、及び悪いプラクティスを示している。 一般に、ピッグテールの使用やケーブルのシールドの片端でのみの接地と同様、 ケーブルのシールドを回路の 0V に接続することは非常に悪いプラクティスである。 古い教科書の一部はケーブルを低周波用のものと高周波用のものとに分け、 それぞれに対して異なったシールド接続規則を示している。 しかし、電磁環境は今では極度に RF で汚染されており (そして既に示したように、「低速」オペアンプでさえも 500MHz 以上を復調する)、 また多くの信号は装置内のデジタル・プロセッサからの RF コモン・モード・ノイズによって汚染されており、 今では全てのケーブルを高周波用のものとして扱うべきである。
Figure 8 の３つの手法は、変換器との接続の劣悪なシステムから、 よりましなもの、そして良いシステムの階層を示している。 変換器のエンクロージャ内に A/D コンバータを付け、 高度にエンコードされた (エラー訂正を含む) データを それをデコードする製品にケーブルを通して送るのは、 最良のものとして示したものよりも良いであろう。 完璧なシステムはデジタル・データを 金属のケーブルの代わりに光ファイバを通して送るものであろうし、 そのようなシステムは産業分野での使用が増加している。
大きな、あるいは工業施設でのケーブルの遮蔽の過熱についての心配は、 片端で「遮蔽を持ち上げる」 ――これはその端でケーブルのシールドの効果を損なう―― ことによってではなく、 大きな低周波電流 (それは低抵抗の経路を流れやすい) の大半を 逸らすための並行接地導体 (PEC) に沿って通信ケーブルを敷設することによって、 最も良く処理することができる。 対策テクニックとしては有用であるものの、 コンデンサ接続を全周波数範囲で効率的に機能させることが困難であることから、 片端での遮蔽と直列にコンデンサを取り付けることも 設計テクニックとしては推奨されない。 PEC は、IEC 61000-5-2 で、そして Tim Williams と Keith Armstrong による「EMC for Systems and Installations」 (Newnes, 2000, ISBN 0 7506 4167 3) で詳細に議論されている。
低周波信号 (例えば 100kHz 以下の) においては イミュニティ上の理由から通信リンクでのより高い電圧レベルがより良い。 信号周波数が (例えば) 10MHz を超える場合には、 高い電圧は高レベルのエミッションを生じ得る ―― 最善の妥協として、しばしば低い電圧 (例えば ECL、LVDS、USB で用いられているような) が好まれる。 低い電圧が好まれる周波数は、ケーブルの長さ、種類、そして EMC 性能 (特にその不平衡減衰量) に、そして送受信回路の設計に依存する。
接続の長さと伝送すべき最大の周波数によっては、伝送線路テクニックは 高速のアナログやデジタルの信号のために不可欠であるかも知れない (このシリーズの５番目の論文を見よ)。 低周波信号においてさえも、相互接続に伝送線路テクニックを用いることによって イミュニティが向上するであろう。
EMC のために最良のタイプのケーブルは、 大抵はそれぞれの信号導体に対して専用の還流導体を持ち、 ケーブルのいかなるシールドも干渉を制御するためにのみ使用される。 一般に同軸ケーブルは推奨されない。 ケーブルによっては個々にシールドされた信号ペアが必要となる。 それは良好なコモン・モード抑圧比 (CMRR) を、 従ってエミッションとイミュニティの改善を意味することから、 全周波数範囲で良好な平衡を達成することが非常に重要である。 平衡送受信 IC は良いが、 絶縁トランスは電気的絶縁を付け加え (それが絶縁破壊する点まで)、 またコモン・モード電圧範囲を DC 電源レールを遥かに超えて広げるという利点を持つ。 平衡構造のツイスト・ペアや二芯同軸ケーブルは大抵は最良で最も費用効果の良い エミッション／イミュニティ性能を与え、 撚り合わせ (そして絶縁材料の着色に用いられている染料の誘電率でさえも) の 極めて僅かな差が重要となることもある。 高性能回路においては 同一の PCB 層を用いた物理的に平衡な (鏡像の) PCB レイアウトさえも必要となるほど、平衡は重要である。
トランスや平衡送受信 IC はいずれも RF での平衡の低下の影響を受ける。 関係する全周波数範囲にわたる良好な平衡の維持のために、 それらは一般に直列のコモン・モード・チョークを必要とする。 この CM チョークは常に製品の外周のケーブルやコネクタのできる限り近くに置く。 トランス絶縁、平衡送受信、そして CM チョークは、 いずれもケーブルから最良の EMC 性能を得ることを助ける。 Figure 9 は、いかなる速度や周波数範囲のデジタルやアナログの信号 (通信) に 良好なエミッション／イミュニティを与えるためにも同様に適用できる、 ２つの例を示す。
これらの回路は、 平衡送受信回路 (一例ではトランス、他方では平衡入出力の IC による) が 平衡通信媒体 (二芯同軸、あるいはツイスト・ペア・ケーブル) に CM チョークを通して接続されており、理想的なものである。 Figure 10 は、Ethernet のような高速データの例で、 関係する全周波数範囲にわたって良好な平衡を与えるために、 トランスに適したチョークの CMRR がどのように選定されるかを示す。 同様の設計テクニックは平衡 IC のためにも使用される。
プロ用のオーディオ通信リンクでは、 信号周波数は 20Hz、あるいはそれ以下にまで広がるので、 その絶縁トランスは大きなものとなる。 その大きな巻線間容量は 1MHz に満たない周波数から CMRR をゼロにまで下げ、 従ってそのコモン・モード・チョークは 100kHz 以下から CMRR を与えるために 大きなものとする必要がある。 100kHz から 1,000MHz まで 良好な CMRR を持つチョークを見つけることは難しいので、 その範囲をカバーするために 異なった仕様の２つのチョークを直列にする必要があるかも知れない。
ツイスト・ペア・ケーブルや二芯同軸ケーブルの代わりに 同軸ケーブルが用いられている場合には EMC や信号インテグリティは 悪影響を受け、Figure 11 で示したテクニック (上と同一) が、 用いられているケーブルで可能な最良の性能の達成を助けるであろう。
絶縁トランスを持たない回路では、一般に低周波でのイミュニティは悪化する。
多くの通信は依然として低周波、あるいは低速であり、 その信号は特にエミッションを生じ、 あるいは妨害によって悪影響を受ける傾向があるわけではない (例えば、8ビット・コンバータへの、あるいはそれからのアナログ信号は 12ビット・コンバータへのものほど敏感ではなく、 それに対して16ビット以上のものは極めて敏感である)。 そのような信号は、Figure 12 (RS232 アプリケーションの例) に示すように、 しばしばコストを下げるために多芯ケーブル内の単一のワイヤで送られる。
導体が N 芯のものであれば、それらを両端で N 巻線のコモン・モード・チョークを通して 回路に接続することが最良である。 Figure 12 は８芯ケーブルのために用いている７巻線のチョークを示しているが、 これは導体の１つが RS232 規格に従って「フレーム・グランド」とされているためである。 (このフレーム・グランド・リードは大電流を流すためのものではなく、 また RS232 は短距離でのみ用いられるため PEC を必要としない。)
そのシングル・エンドの信号が エネルギーをエミッションとして放出するのに従って 急速にインテグリティを失うので、RS232 は短距離にのみ適切である。 Figure 12 (そして Figure 11 の下の回路) は充分に簡単そうに見えるものの、 シングル・エンド信号の使用はコモン・モード・チョーク、 ケーブル、及び／もしくはコネクタの品質に対する配慮を必要とするであろう。 (ケーブルやコネクタの種類や品質については このシリーズの２番目の論文で議論する。)
極めて低速の出力エッジの (できればスルーレートが制限された) ドライバの使用は、エミッション問題を大幅に緩和する。 その代わりに、標準ドライバは その高周波成分を減らすために受動的にフィルタすることができる。
前と同様、適切なコモン・モード・チョークの選択が 高域における平衡を回復させ、高速なエッジの信号を より少ないエミッションやイミュニティ問題のもとに通信できるようにする。 Figure 13 は高速の光絶縁リンクのグッド・プラクティスの例を示している。
前の例と同様、 全周波数範囲 (この例では DC〜1GHz) で良いバランス (CMRR) が維持されるように、 CM チョークの CMRR は 高周波におけるフォトカプラの平衡の低下を補償するように選定される。 多くの場合、CM チョークは２つの同一のフェライト・ビーズに置き換えることもでき、 チョークやフェライト・ビーズが不要であることがわかることもある。 しかし、マーフィーの法則は、 もしそれらを PCB 上に配置して配線しておかなかったならばそれらが必要となり、 しかもそれらのための余地がなく、 プラスチックのエンクロージャを含めたその製品の全面的な再設計が必要となる であろうことを予言する。 ケーブルをシールドする必要があるならば、 その両端でシールド・コネクタやグランドを介して 360°接続しなければならない (IEC 61000-5-2 を参照)。 しかし、電気的絶縁が必要な場合には、 シールドの両端での接続は禁じられるかも知れない。 この場合には、片端でのコンデンサ接続を使用できるかも知れない (全電圧に対する定格を持つ、おそらくは安全認証を受けたコンデンサによる) ―― さもなくば、シールドの片端を接続しないままとし、 確実に劣悪な EMC 性能を持つことになる。
アナログ信号も、 今では 0.1% までの直線性で (例えば IL300 のようなものを用いて) 光絶縁による利益を受けることができる。 これは、多くの光結合された応用で 電圧 ― 周波数変換器 (そしてその逆) の使用を節約できる。
電源レールを完全に示さないという共通の製図プラクティスのせいで、 フォトカプラの両側が同一の DC 電源レールから給電され、 達成される絶縁とその RF 性能を台無しにすることがある。 フォトカプラの RF 性能は それらの電源の RF 絶縁に応じたものにしかならない。
上の通信回路の全ては、 連続 EMC 事象におけるエミッションやイミュニティのために、 追加のフィルタリングを必要とするかも知れない。
ESD、トランジェント、及びサージ事象のためには、 Figure 9、及び 11 の上の回路、及び Figure 13 は ――その絶縁トランスやフォトカプラが 与えられた電圧ストレスに耐える限り―― 充分に保護されている。 RF フィルタリングは ESD や高速トランジェントに対する ある程度の保護も与えることができる。
上の回路で絶縁トランスやフォトカプラを持たないものは、 データ・レートや周波数が非常に低い場合には きついフィルタリングで充分かも知れないものの、 ほぼ確実にダイオードやトランジェント・サプレッサによる 過電圧保護を必要とするであろう。 制御信号のためには、コネクタ近傍の 10kΩ か 100kΩ の直列抵抗と PCB グランド・プレーンへの 100nF か 10nF のコンデンサが ほとんど全ての EMC 事象に対する驚くほどのバリアとなるが、 論理状態のすみやかな変化は許されなくなる。
保護デバイスは半導体の実際の損傷のみを防止するので、 デジタル通信は通常はデータの誤りを防止するために 頑丈なデジタル・プロトコル (以下を見よ) を必要とする。
試作の基板に追加の保護コンポーネントを付けられるようにしておき、 それが必要であるかどうかをできる限り早期に試験するようにせよ。
上の回路で絶縁トランスやフォトカプラを用いたものは、 通信デバイスからの電流が 0V やシャーシを介して Tx と Rx のあいだで流れることは仮定されていないので、 全て「アース不要」で「フローティング」である。 これはそのケーブルの遮蔽が両端でローカルなシャーシ (エンクロージャ・シールド) に接続されているとしても真実である。 実際には漏洩電流が寄生容量を介して流れ、 これは CMRR が悪い場合には驚くほど大きな値となることもある。
「アース不要」、及び「フローティング」という用語は、 時々、Figure 9 の下側の回路のように 電気的に平衡した入力や出力にも適用されることがある。 良好な CMRR 性能は依然として 0V やシャーシを介した低い漏洩を与えるものの、 そのような回路は電気的に絶縁されておらず、 本質的にサージの被害をより受けやすい。 電気的に平衡な回路は、 ２本のラインの一方が偶発的にグランドに接続された場合の 不安定性の影響を受けることも知られている。
実際に達成される絶縁の品質は、 それぞれの側に給電する電源の絶縁性能によって制限されることを忘れないこと。
決して装置から保護接地を取り除くことによって 「アース不要」の動作を達成しようとしないこと ―― これは深刻な危険を生じ、 いくつかの強制される法律に直接違反することになる。 もし「グランド・ループ」が問題であれば 適切な回路と設置テクニック (例えば PEC のような) を用い、 決して安全性を犠牲にしてはならない。
「アース不要」や「フローティング」のようなジャーゴンを避け、 実際に要求されている、あるいは意味しているものを、 普通の回路用語で述べることが最良である。
遮蔽を両端で接続できない場合
ある種の用途では、機器のグランドを
ケーブルの遮蔽や他の導体を介して接続しないことが必須となる。
その機器は依然として主電源系統の接地に接続されるものの、
その接地システムは特別な方法で管理される。
これは EMC を低コストで達成するための助けとはならない。
片端のみで接続された遮蔽は回路とその導体の平衡をさらに重要とし、
所定の信号に対する所定の EMC 性能を達成することは、
より困難、かつ高価なものとなるであろう。
安全上の理由から、沿面距離、及び空間距離に対する注意も重要となる。 大きな施設において： 遮蔽が両端で接続されていないならば、 サージは接続されていない端でアークを生じ、 火炎や有害な蒸気を発生させる可能性がある。 サージを受けた時にその遮蔽と他の機器に人が触れていたならば、 その人がショックを受ける可能性もある。 明らかに、遮蔽を両端で接続しないことは 回路部品やケーブルの一部に過度の電気的、及び EMC ストレスを与え、 サージ、トランジェント、及び ESD による損傷をより起こり易くするであろう。
例： 高周波においては、 皮膜抵抗はコンデンサ (0.2pF 程度のその並列容量により) となるか、 あるいはインダクタ (そのリード・インダクタンスと抵抗のための螺旋により) となる。 これら２つが共振し、より複雑な挙動を示させることもある。 1kΩ 以下の皮膜抵抗は通常は数百 MHz まで抵抗性であり続けるが、 巻線抵抗は数 kHz 以上では使いものにならない。
コンデンサはその内部やリードのインダクタンスの影響によって共振を起こし、 その最初の共振点より上では主に誘導性のインピーダンスを持つであろう。
寄生成分が小さく、より高い周波数までその公称値を与えるので、 良好な EMC のためには表面実装部品が推奨される。 例えば、1kΩ以下の表面実装抵抗は、通常は 1,000MHz でも抵抗性となる。
全ての部品は、その電力容量 (特にサージに対する)、 dV/dt 容量 (固体タンタル・コンデンサは dV/dt が高過ぎると短絡を起こす)、 dI/dt などにも限界がある。 受動部品は温度係数の影響も強く受け、またディレーティングを必要とする。 表面実装部品はリード付きのものよりも低い電力定格を持つが、 大半の電力は低周波で発生するので、 そのような箇所では大抵はリード長を最小にするように注意した上で リード付き部品を使用することが可能である。
コンデンサにおいては、セラミックの誘電体は通常は最良の高周波性能を与え、 従って表面実装セラミック・コンデンサは大抵は優秀である。 ある種のセラミックの誘電体は強い温度係数や電圧係数を持つが、 COG や NPO の誘電体は言うべきほどの温度係数や電圧係数を持たず、 これを非常に安定で頑丈な、高品質の高周波コンデンサとしている。 1nF よりも上の定格では、 これらは他の種類のものよりも大きくなり、価格も上がる傾向がある。
既に述べたように、磁気部品は閉じた磁気回路を持つべきである。 これはエミッションと同様にイミュニティのためにも重要である。 ロッド・コアのチョークやインダクタは、 もし避けることができないのであれば、 最大限の注意を払って使用しなければならない (無線受信器のフェライト・アンテナはどのような形状か？)。 リニア電源で用いられる主電源トランスでさえも、 保護接地に接続された巻線間遮蔽があればより良い EMC 性能を持つことができる。
受動部品のこれらの不完全性の全てが、 フィルタの設計を教科書の回路やシミュレータの画面が示唆するよりも はるかに困難なものとする。
受動部品を高周波で使う (例えばグランド・プレーンへの 1,000MHz までの妨害電流をデカップルするために) のであれば、その寄生成分に関する全てを理解し、 その影響を算出するための若干の単純な計算を行なうことは有用である。 助けになる高品質部品の製造業者は寄生的なデータ、 時には広い周波数範囲でのインピーダンス特性 (しばしばその自己共振性を暴露する) さえも公表している
一部の受動部品、特に危険な電圧に接続されるものは全て、 AC 電源が最悪の条件となった場合の安全のための定格を持つ必要がある。 ここでは、公認された独立のテスト・ラボによって 正しい定格の正しい安全規格に対しての認証を受け、 その識別マーク (SEMKO、DEMKO、VDE、UL、CSA などの) を付けることを許された部品のみを使うことが最良である。 しかし、部品上のこのマークの存在は何も示していない。 さらに良いのは、その安全認証部品に対する テスト・ラボの証明書全てのコピーを入手し、それらが カバーすべきもの全てをカバーしているかどうかをチェックすることである。 未知の寄生成分の受動部品を高速信号、及び／もしくは EMC のために使うことは、 製品設計の繰り返しの回数を増やし、出荷時期を遅らせることになるであろう。
これは、Keith Armstrong 氏が UK EMC Journal 上で発表した文書を、 その許諾を得て T. Sato が翻訳したものです。 この翻訳については、原著者らはいかなる責任も持ちません。 これについての意見、質問などは VEF00200@nifty.com (T.Sato) 宛にお送り下さい。
Edition 1: 1999-12-16
Edition 2: 2000-03-05
Edition 3: 2001-11-08