[ Home > 電気製品の EMC/安全適合性 > 高周波パワー「スイッチャ」と「チョッパ」の EMC 設計 ]

高周波パワー「スイッチャ」と「チョッパ」の EMC 設計 ―― PCB の話題をもう少し、そして高性能フィルタ

by Keith Armstrong, Cherry Clough Consultants Ltd, www.cherryclough.com

翻訳: T.Sato


EMC Journal の 93号から 102号には、 消費者、家電、商用、コンピュータ、通信、無線通信、航空宇宙、自動車、 海事、医療、軍需、工業、発電と配電、製品内、システム、あるいは設備を含む、 ミリワットから数十メガワットの DC/DC 及び AC/DC コンバータ、 DC/AC 及び AC/AC インバータを含む全分野をカバーしようとする企ての、 先行するパートが掲載された。 ハイブリッド自動車や電気自動車、 電気推進/牽引、「グリーン・パワー」 (例えば LED 照明、 そして太陽光、風力、海洋温度差、潮力発電などのための電力変換器) もカバーされる。

93〜95号では図の番号の付け方がその他とは異なっていることをお詫びしておく。 私は通常は既に発表した内容を繰り返さず、 その代わりに EMC Journal [14] やそれらの記事に基づいて最近出版した本 [15] への 適切な参照を示すであろう。

7 入力と出力からの RF エミッションの抑制

第7章を Issue 98 [72] で始め、Isssue 102 [104] まで続けてきた。 それぞれが単一のトピックをカバーする「スタンド・アローン」の記事のみを出すという意図にもかかわらず、 抑制の話題は単一の号に全てを含めるのが不可能なほど大きい。 だが、それぞれの号に個々の抑制のトピックをおおむねうまく分割してきた。

7.10 小型非絶縁型 DC/DC コンバータのための PCB プレーン

一部の DC/DC コンバータ製造業者は、 DC/DC コンポーネントのみのための 0V 基準のための、 大径のビア・ホールで一箇所でメインの 0V プレーンに接続された、 コンポーネント側の独立した小さい 0V プレーンを使用することを推奨する。

そのアイデアは、スイッチャ/チョッパの激しい循環帰路電流を メインのプレーンに一点接地された小さいプレーンに制限し、 メインの 0V プレーンに多くのノイズを生じないようにしようというものである。 だが、これは単に伝統的な「一点接地」法の現代的な言い換えであり、 実際には、2つの誤りは (時に) 正しいという基礎に基づく、 他の悪い電子設計 (あるいは悪い EMC 工学) プラクティスの補償のために用いられる時に 何らかのメリットを持つだけの、 悪い電子設計 (そして悪い EMC 工学) プラクティスである。 なぜ今は一般に一点接地が数百 Hz よりも高い周波数の管理のために 悪いプラクティスとみなされているかについてより詳しくは、 [4] の 5.1.2章 ([5] の 2.7.1.2章で繰り返されている)、 [5] の 4.6.8章、[37] の 3.1.4章と 4.3章を参照されたい。

単純な事実は、 [5] と [37] で特に良い現代的な電源減結合プラクティスに関して述べられているように、 回路設計と PCB レイアウトで全ての良い EMC プラクティスが用いられた時、 プレーン内の帰路電流はそれを引き起こしたデバイスの非常に近くを流れ、 その領域の外の PCB の他の回路の領域へと進んで干渉を引き起こさないということである。

この理由は [4] の 5章 ([5] の 2.7章で繰り返されている) で一般的に、 そして [85] では PCB についてより具体的に述べられている。 [105] からコピーした [85] の Figure 7 と 8 は、特に強力である。 それらは、帰路として用いられる金属板の上 20mm の曲がった導体について、 1kHz 以上の周波数では帰路電流全てが導体の下をその屈曲に沿って流れ、 金属板の他の部分を通って流れないことを示す。

[85] の Figure 7 と 8 は電気的アセンブリに関してのものであるが、 10GHz までの周波数で、プレーン上の PCB について全く同じ結果をしばしば見ている。 だが、[105] を読むまで、 PCB でのこの効果についての公表された良いグラフのセットを見つけたことがなく、 [4] と [5] を書いたときに示すことができた最良のものは [4] の Figure 36 のグラフ ([5] に Figure 2AM として再掲した) であった。

Figure 7.10-1
Figure 7.10-1: この例の物理的ジオメトリ

Figure 7.10-2
Figure 7.10-2: プレーン内の帰路電流分布の基礎となる数式

Figure 7.10-3
Figure 7.10-3: 往路電流 1kHz; 帰路電流はほとんどトレースの経路に沿わない

Figure 7.10-4
Figure 7.10-4: 往路電流 50kHz; 帰路電流はほとんどトレースの経路に沿う

Figure 7.10-5
Figure 7.10-5: 往路電流 1MHz; 帰路電流全てがトレースの経路に沿う

だが、ごく最近、 IBM の Bruce Archambeault が作った PCB プレーンの電流分布のいくつかの図を含む、 PCB における良い接地テクニックについての素晴らしい記事のシリーズである [106] を読み、 これを Figure 7.10-1 から 7.10-5 として示す。

導体に近い金属板がある場合、RF 帰路電流はその中を流れることに注意されたい。 ほとんどのシミュレーション (上の図のような) は 0V あるいはグランド・プレーンを仮定するが、 全く同じ効果は電源プレーンを流れる帰路電流にも生じ、 これが、[37] の 5章で述べられているような電源レール減結合の現代的な理解が、 現代の、そして将来の IC を載せる PCB の良い EMC 設計のために非常に重要な理由である。

[106] に再掲された Dr Archambeault のグラフは 1MHz までだけであるが、 Figure 7.10-2 の式、シミュレーション、 そしてこれまでに行なわれた表面電流プローブによる現実の試験の全てが、 ある点まで、周波数が高くなるほど 帰路電流経路は往路電流を運ぶトレースが取る経路により近く「密着」することを示す。

従って、10MHz、100MHz、1GHz などの往路電流のプロットは、 Figure 7.10-5 の帰路電流の幅が トレースの中心の下の約 0.75mm (30 mil) 幅になるまで狭くなることを示すであろう。

ここで、PCB 上を引かれるトレースによって PCB プレーンを流れる電流についての 誤りや誤解が起こらないように、これをすっかり明確にさせて欲しい:

関係するマクスウェルの法則は、 全ての電流ループが常に最小の総インピーダンスの経路 (それが浮遊結合に伴うものであっても) を取ると告げる、 電磁誘導におけるファラデーの法則である。 トレースとその帰路のプレーンのジオメトリに依存するある周波数よりも上では、 最小のインピーダンスを持つループは抵抗ではなく相互インダクタンスとキャパシタンスに支配され、 これが上の図が示すように帰路電流がトレースが取る経路の近くに密着する理由である。

Figure 7.10-2 の数式は帰路のプレーンが無限の大きさを持つと仮定しており、このため Dr Archambeault の電流密度のプロットは往路のトレースに近くない全てのプレーン領域で ゼロの RF 電流を示すことに注意されたい。 だが、無限のグランド・プレーンを持つ電子製品を作る人はいない (輸送コストその他諸々を用意できないので)。

Dr Archambeault はこれが正しいことを知っており、 [107] で帰路のプレーンの寸法の制限の影響を述べている。 手短に言うと ―― プレーン内の帰路電流の約 95% だけがトレースの下を流れ、 残りの 5% はトレースの経路からの距離に応じて指数的に低下する電流密度で PCB 全体に拡がる。

グランド (あるいは 0V) プレーンの大きさの制限の影響は、 無限の彼方へと流れ去ったであろうその少量の電流の全てが PCB の縁に集中し、 エミッションの原因となるというものである。 これが、0V (あるいはグランド) プレーンをどのトレースからも少なくとも 3mm、 そして PCB 上のどのコンポーネントからもその高さの少なくとも2倍拡げることが 良い EMC プラクティスとなる理由である ―― 実質的にコンポーネントとトレースを含む領域を囲む 0V やグランドのプレーンの塀。 それは [37] や私の PCB EMC 設計とレイアウトのトレーニング・コースで述べられている 他のいくつかの良い PCB レイアウト・プラクティスの理由でもある。

従って、DC/DC コンポーネントのみのための、 大径のビア・ホールで一点のみでメインの 0V プレーンに接続された、 コンポーネント側の独立した小さい 0V プレーンを用いるという、 一部の DC/DC 製造業者の推奨に戻って、これについて何を言うことができるだろうか?

良い EMC 設計とレイアウトのプラクティスが用いられたならば、 それは不要なプラクティスである可能性が最も高いと言うことができる。 それが用いられた場合、 専用の 0V プレーンを持つ DC/DC コンバータのコンポーネントが共振する周波数で PCB からのエミッションを増加させることが予期できる。

供給者のボード・レイアウトの推奨に逆らうのが不安な設計者には、 供給者の推奨に従いながら、良い現代的な EMC 設計プラクティスに近付けるための コンポーネントを追加できるようにしておくことを常に推奨する。 そうしておけば、もし EMC 要求への適合に失敗したならば、 基板レイアウトのやり直しの遅れなしに、 トラブルから引き上げることを助ける筈の PCB の変更を試す手早い手段があることになる。

Figure 7.10-6
Figure 7.10-6: 分離されたコンポーネント側の 0V プレーンへのトレース・リングの追加

ここで述べた DC/DC コンバータのアドバイスの場合、FR4 基板材を仮定して、 fmax を管理が必要な MHz での最大の周波数として、 コンバータのコンポーネント側の 0V プレーン領域に密接した、 その全長にわたって (すなわちその全周で) 少なくとも 1.5/fmax メートルの間隔で メインの 0V プレーンにビア接続したトレースの輪で囲むことを推奨する。

例えば、fmax が 300MHz の場合、 コンバータのコンポーネント側の 0V プレーンの全周に並ぶコンデンサや 0Ω リンクの間隙は 5mm よりも大きくてはならない (より小さい方が望ましい)。

そうすれば、もしコンバータが基板のエミッションに顕著に寄与しているようであれば、 その全周で、コンバータ側の 0V プレーンとそれに密接したトレースの輪のあいだに コンデンサや 0Ω リンクを手ではんだ付けすることができる ―― Figure 7.10-6 を参照。

これらの「プーレン縫い合わせ」コンポーネントの間隔は 15/fmax メートルよりも大きくてはならない。 例えば、fmax が 300MHz であれば、コンバータのコンポーネント側の 0V プレーンの全周の コンデンサや 0Ω リンクの間隔は 50mm よりも大きくてはならない。

15/fmax よりも大きい間隔は、 それが管理すべき周波数範囲内で生じるようにスロット共振周波数を低下させることによる エミッションの増加のリスクを高める。 このテクニックが必要とわかった場合、 通常は 15/fmax よりも小さい間隔はより良い抑制を与えるであろう。

7.11 高性能フィルタ

Figure 7.11-1
Figure 7.11-1:浮遊磁気結合が現実のフィルタ性能を悪化させる

Figure 7.11-2
Figure 7.11-2: シールドが磁気 (そして静電) 浮遊結合を低減する

Figure 7.11-3
Figure 7.11-3: 貫通型フィルタのいくつかの例

Figure 7.11-4
Figure 7.11-4: 貫通型フィルタのもういくつかの例

Figure 7.11-5
Figure 7.11-5: 貫通型フィルタを含むコネクタのいくつかの例

Figure 7.11-6
Figure 7.11-6: セラミック円盤型コンデンサの構造

Figure 7.11-7
Figure 7.11-7: 平面コンデンサ・アレーを含むコネクタの例

フィルタ・サプライヤのショートフォーム・データが 現実にどれだけの減衰を期待できるかを告げると仮定する誘惑が常にあるが、 それはフィルタ製造業者が行なった試験をやり直した時に期待できるものを告げるだけであり、 これは現実の応用を反映しない。 このシリーズの前の記事、EMC Journal の Issue 99 で、主な問題が何であるかを説明した。

後者の2つの点に、粗い出来合いの数値を設けると、 80dB の減衰を達成する任意のフィルタのためには、 50Ω の入出力インピーダンスを仮定して、 RF 基準とフィルタの RF 接続の合成インピーダンスは 5mΩ 以下でなければならない。

フィルタの信号源と負荷のインピーダンスが (しばしばそうであるように) 50Ω よりも小さい場合、 80dB の減衰はそれに応じて 5mΩ よりも低い RF 接続と基準プレーンのインピーダンスを必要とする。

例えば 10MHz において、現実で 5mΩ を達成するためには、 10MHz では 80pH のインダクタンスでも 5mΩ のインピーダンスを作るのに充分であり、 80pH は 80μm の接続長に相当することに気付く必要がある。 100MHz での 80dB の減衰のためには、5mΩ を生じる接続長は 8μm に過ぎない。

明らかに、いかなる実際的な長さのワイヤや編組ストラップも、 あるいは固定ねじでさえもそのような短い接続長を確実に達成することはできず、 そのような高レベルのフィルタ性能の RF 接続のために必要なものは、 生じ得る様々な種類の腐食にかかわらず機器の生涯にわたって高い導電性を確かとする表面処理を それぞれが持つ、フィルタの本体と機器の RF 基準のあいだの複数の直接接続である。

Figure 7.11-1 は、フィルタの減衰が その入力と出力の電流ループのあいだの浮遊相互インダクタンスによって損なわれることを示し、 これは、単純な計算や単純な SPICE シミュレーションが常に誤ったものとなり、 同じ部品定数で現実に生じるであろうものよりも遥に良いフィルタ減衰を予測する 多くの理由の1つである。

Figure 7.11-2 に示すように入力と出力の電流ループのあいだにシールドを追加することは それらのあいだの磁気結合を低減し、現実でのフィルタ性能を改善する。

Figure 7.11-2 で示されていない、入力と出力のコンポーネントや導体の間の浮遊容量もあり、 これもその図で示されている位置のシールドで低減される。

特に高い周波数での、高レベルのフィルタ減衰は、 フィルタの入力側の全てとその出力側の全てのとのあいだのシールドなしでは達成されないであろう。 より高いレベルのフィルタ減衰、及び/もしくはより高い周波数のためには、 フィルタされる周波数でのより高いレベルのシールド効果が必要である。

ここで鍵となるコンポーネントは、 (特に大型のものでは) 隔壁貫通フィルタとも呼ばれる、貫通型フィルタである。 これらは、それが通過するところで RF 接続される金属の壁からシールドを得る。

Figure 7.11-3 と 7.11-4 は入手可能な多くの貫通型フィルタの一部を示す。 軍はしばしば非常に厳しい電磁環境に対処しなければならないので、 しばしばそのような高性能フィルタを使わなければならず、 これが市販の貫通型フィルタの多くが軍需向けの仕様を持つ理由である。

Figure 7.11-5 に示すように、貫通型フィルタのピンのシールド付きコネクタも入手できる。 Figure 7.11-6 は そのようなコネクタでしばしば用いられている円盤型セラミック・コンデンサの内部構造を示し、 Figure 7.11-7 はフェライト・ビーズの両側の2つの平面コンデンサ・アレーを用いた 高性能π型フィルタ・ピンを持つシールド付きコネクタを示す。

Figure 7.11-8
Figure 7.11-8: 使用中のルーム・フィルタの例

Figure 7.11-9
Figure 7.11-9: ルーム・フィルタの設置の一般的な原則

Figure 7.11-10
Figure 7.11-10: 安価なシャーシ実装型フィルタを用いた DIY ルーム・フィルタ

Figure 7.11-11
Figure 7.11-11: シールド・ケーブルを用いた、フィルタをシールド・エンクロージャの外への取り付け

Figure 7.11-12
Figure 7.11-12: シールド・エンクロージャに出入りする全ての導体の RF 接続規則

Figure 7.11-8 は EMC シールド試験室の壁に取り付けられる 「ルーム・フィルタ」と呼ばれるものの例を示すが、 勿論、それらは高い性能のフィルタが必要な任意の場所で用いることができる。

フィルタ全体がシールドの片側にあり、他の側に接続されるケーブルはシールドされて そのケーブル・シールドがシールド隔壁に接続されるものの、 それらは実際にはシールド隔壁に頼る高性能貫通型フィルタである。 Figure 7.11-9 は、 この例ではシールドされた可撓ケーブルの代わりにシールド・コンジットを用いた、 ルーム・フィルタの取り付けの一般的な原理を示す。

Figure 7.11-10 は、それをシールド・ボックスで囲むことで 安価なシャーシ取り付け型フィルタをルーム・フィルタに変える方法を示す。

Figure 7.11-11 は 、 その入力か出力のシールド・ケーブルを付けたシールド・ボックスに入れて供給される、 MPE の巧妙なフィルタ設計を示す。 それは、実質的には、 ケーブル・シールドがフィルタの入力と出力の回路の間のシールド壁に RF 接続された、 ルーム・フィルタ型の構成である。

そのシールド・ケーブルは、実質的にシールド隔壁を必要なだけ延長し、 フィルタを最良の結果を生じる場所 (通常は多くの伝導性雑音を生じる電気/電子ユニットの非常に近く) に置けるようにする。

最後に、Figure 7.11-12 は、 電気、電子、機械、油圧、水圧、あるいはその他のどのような目的に用いられるものであれ、 次のいずれかの処置なしにシールド空間を出入りしてはならないことを思い出させるために、 この記事のシリーズの前の方で用いられた図を再掲する:

Figure 7.11-9、7.11-10、及び 7.11-11 が示すように、 ケーブル・シールド・テクニックを用いることで、 「出入りする箇所のシールド壁」をシールド・エンクロージャから延長することができる。 シールド・エンクロージャにケーブル・シールドを正しく接続する方法は、 [5] の 4.6章でカバーされている。

人々は、しばしば、アナログ・センサやオーディオ信号を運ぶ、 あるいは低速データ (例えばコンピュータのマウス) を運ぶ、 あるいは空気、ガス、油、水を運ぶ金属のパイプは、 シールドを損なうことなしにシールド・エンクロージャの穴を通せると仮定する。 彼らは、EMC 試験に不合格となり、あるいは現実の応用で EMI を生じた時に、 これが良い EMC プラクティスではないことに気付く。 電気的なものであれそうでなかれ、任意の目的で用いられる全ての導体は、 実際には数十 GHz までうまく動作する「偶発的 RF アンテナ」である。 ([5] の 2.6.3章から 2.6.5章として再掲された、[4] の 3.3章から 4.5章を参照。) 従って、任意の導体がこれら3つの方法のいずれかで RF 接続されることなしに シールド・エンクロージャの壁を通過するならば、 それはシールド効果を極めて顕著に悪化させるであろう。

高性能フィルタは常にシールドに頼り、 従ってシールドの効果を悪化させるいかなるものもフィルタの性能を悪化させるので、 この問題はこの章の主題である高性能フィルタの文脈で重要である。

Figure 7.11-13
Figure 7.11-13: 表面実装型 PCB フィルタのシールドのグッド・プラクティスの概観

Figure 7.11-14
Figure 7.11-14: PCB フィルタは 100MHz 以上では PCB シールドから大きな利益を得る

PCB 上の現代的な貫通型フィルタは、 しばしばその全てが基板上の他の部品と同時に組み立てられて自動的にリフローはんだ付けされる、 表面実装型三端子フィルタ部品と表面実装型の基板実装型金属カンを用いる。

そのフィルタ部品をカンの壁に組み付けることは、 それは追加の工程 (おそらくは手での組み立て) を必要とさせ、 多すぎるコストを加えるであろうためにできない。 Figure 7.11-13 はそのような基板実装型フィルタが正しく動くようにするために必要なものの概要であり、 Figure 7.11-14 は基板レベルでフィルタとシールドを正しく組み合わせることで達成できる改善を示す。

全てのデジタル集積回路 (IC) は今は GHz のノイズを発生するスイッチング・エッジ速度をもたらす シリコン・プロセスを用い、エミッション周波数の上昇の傾向の終わりはない。 全てのタイプの機器について、 放射でのエミッションとイミュニティの試験の上限周波数は 1GHz から少なくとも 2.7GHz (時に 6GHz 以上) にまで上昇しており、 この試験周波数の上昇の傾向の終わりはない。

Figure 7.11-14 は、典型的な表面実装型フィルタ部品が 30MHz 程度よりも上で 周波数の上昇に伴って悪化する減衰を持ち、 従って GHz の周波数で良いフィルタを達成するためには 基板レベルのシールドと組み合わせなければならないことを示す。 この理由のため、私は今は、基板実装型フィルタを用いる全ての電子設計者に、 全てのフィルタについてシールド・カンの準備をするように推奨する。

参考 (この記事のみ)

[4] "The Physical Basis of EMC", Keith Armstrong, Armstrong/Nutwood UK October 2010, ISBN: 978-0-9555118-3-7, from http://www.emcacademy.org/books.asp. The same material is presented as Chapter 2 in [5].
翻訳: EMC の物理的基礎

[5] "EMC Design Techniques for Electronic Engineers", Keith Armstrong, Armstrong/Nutwood UK Nov. 2010, ISBN: 978-0-9555118-4-4, from http://www.emcacademy.org/books.asp.

[14] Keith Armstrong's earlier articles are available from the archives at http://www.theemcjournal.com

[15] Textbooks by Keith Armstrong and others are available from http://www.emcacademy.org/books.asp

[37] "EMC for Printed Circuit Boards - Basic and advanced design and layout techniques", Keith Armstrong, Armstrong/Nutwood UK 2010, ISBN: 978-0-9555118-5-1, from http://www.emcacademy.org/books.asp (note, this is the same text as the 2007 edition, ISBN: 978-0-9555118-0-6 or 978-0-9555118-1-3, repackaged in a different style of book).

[72] "EMC Design of High-Frequency Power `Switchers' and `Choppers' - Suppressing RF emissions from converter inputs and outputs", Keith Armstrong, The EMC Journal, Issue 98, January 2012, pages 27-38, available from the archives at http://www.theemcjournal.com
翻訳: 高周波パワー「スイッチャ」と「チョッパ」の EMC 設計

[84] "EMC Design of High-Frequency Power `Switchers' and `Choppers' - Suppressing RF emissions from converter inputs and outputs", Keith Armstrong, The EMC Journal, Issue 99, March 2012, pages 30-42, available from the archives at http://www.theemcjournal.com
翻訳: 高周波パワー「スイッチャ」と「チョッパ」の EMC 設計

[85] "Fundamentals of EMC Design: Our Products Are Trying To Help Us", Keith Armstrong, Interference Technology Magazine, 04/03/2012, http://www.interferencetechnology.com/fundamentals-of-emc-design-our-products-are-trying-to-help-us-3

[104] "EMC Design of High-Frequency Power `Switchers' and `Choppers' - Important wiring and PCB layout issues for suppression devices", Keith Armstrong, The EMC Journal, Issue 102, September 2012, pages 38-43, available from the archives at http://www.theemcjournal.com
翻訳: 高周波パワー「スイッチャ」と「チョッパ」の EMC 設計

[105] "Modeling and Simulation of Powertrains for Electric and Hybrid Vehicles", Marco Klinger, Workshop FR-AM-4-1, IEEE 2009 Int'l EMC Symposium, Austin, TX, Aug 17-21, 2009, CD-ROM ISBN: 978-1-4244-4285-0

[106] "Successful PCB grounding with mixed-signal chips", by Mark Fortunato of Maxim Integrated Products, EDN Analogue Network.

[107] "Design Tips - High Speed Traces Close to Edge of Reference Plane", Bruce Archambeault, PhD, IEEE EMC Society Newsletter, Issue 220, Winter 2009 (i.e. early 2009) pp 69-70, http://ewh.ieee.org/soc/emcs/acstrial/newsletters/winter09/index.html


Copyright (C) 2012 Nutwood UK Ltd.

これは、EMC+Compliance Journal に掲載された記事を、 その許諾を得て T. Sato が翻訳したものです。 この翻訳については、原著者らはいかなる責任も持ちません。 これについての意見、質問などは VEF00200@nifty.com (T.Sato) 宛にお送り下さい。

Last update: 2012-12-31