[ Home > 電気製品の EMC／安全適合性 > EMC+Compliance Journal より ]
翻訳: T.Sato
良い設計ガイダンスは 機能上/規制上の要求の達成のために必要となる設計のやり直しの回数を減らすことを助け、 勿論、それぞれのやり直しは非常に時間を要し、また非常にコストを要するので、 これは試作品の作成とその試験に頼っている時に最も重要である。 EMC に関しては、我々は、 次のやり直しで EMC 問題全てに対処できることを確かとすることを助けるために試作品を詳細に調査する ――この見通しは適合のために必要な規格に対する試験所での試験では得られない―― ために近接プローブを使用することで、それぞれの設計のやり直しの時間とコストを低減できる
また、「最初から正しい」試作品を可能な限り速やかに得ることを助けるさらに強力な支援を得るために、 SI、PI、そして EMC のためのコンピュータ・シミュレータを用いることで、 それよりもさらに良くやることもできる。
だが、仮の設計の分析を助けるためにコンピュータ・シミュレータと近接プローブを用いたとしても、 良い設計プラクティスを無視し、 そうしなければマーケット・ウィンドウを外してしまうために 設計を凍結して生産を始めなければならなくなる時まで、 分析、組み上げ、調査、そして試験を行ない続けたとすれば、 非常に長い時間を要し、かつ/もしくはコストを加え過ぎ得る。
いかなるものに向けてのいかなる反復性のアプローチも、 最初の予測の最終的な (未知の) 解決への近さに依存することを忘れないこと。 良い初期予測は最終的な解決に非常に速やかに収束するであろうが、 良くない予測は同じ解決への収束に何回かの繰り返しを要するであろう。
最初の予測が外れているほど、必要な繰り返しの回数は多くなる。 時には、繰り返しの回数は、時間を使い切り、 それがその問題に対する最善の解決策ではないとしても 手に入れただけのもので先に進まなければならなくなるほど大きくなる。 そのため、例えば、EMC 試験所で、時間切れとなったために、 生産コストの増加をほとんど気にせずに、 製品を合格させるためにフィルタやシールドを追加しているのにしばしば気付く。 製品を市場に出さなければ (あるいは特注の設計の場合にはその顧客に渡さなければ)、 多くの販売を失い (あるいは違約金を払うことになり)、 それまでにその製品に費やされた資源全てが完全に無駄となる。
数十年にわたって良い業績を上げている、一部の非常に大きい製造会社でさえも、 この非常に厄介な状況に陥っていることがあり、 これは、良い設計プラクティスをそれぞれのプロジェクトの最初から用いた方が どれほど良いかと考えさえる。
どのような反復性の手法においても、 (未知の) 解決から外れ過ぎた最初の予測は理想的な解決に収束せず、 繰り返し毎にますます悪化する ――発散する―― 繰り返しをもたらし得ることも覚えておく価値がある。
従って、コンピュータ・シミュレーションを用いて電子製品設計プロセスを早める時でも、 充分に良い最初の試みから始めるために良い設計プラクティスを充分に考慮しないことは、 時間と労力の多くの無駄をもたらし得るし、 ことによると実際的な設計の解決に達しさえしないかも知れない。
だが、我々全てが良く気付いているように、 デジタルと電力変換の速度が上昇し続け、製品はより複雑になり続け、 そして機能上と EMC 上の仕様は厳しくなり続けるために電子設計は常に困難になり続けているので、 これらのテクニックは改善し続けなければならない。
このビジネスではその場に留まるだけのためにも走らなければならないようであるが、 市場と顧客はより短い設計タイムスケールとより低い総生産コストを求め続けており、 従って良い将来を得ようと望むどの企業もその場に留まるために走ることを選ぶことはできず、 実際にはそれよりも遥に早く走らなければならない。
私がしばらく考えていたことは、 デジタル IC とスイッチ・モード・パワー・コンバータが発生する 望まれていない無線周波の電圧と電流の制御に関係する、良い設計ガイドラインの改善である。
|
|
| Figure 1: 異なるエッジ速度の 100MHz 矩形波のスペクトラム |
|
|
| Figure 2: 10MHz〜100GHz の範囲のクロック・スペクトラムのシミュレーション (Wolfson Microelectronics plc の Allan Diamond の好意による) |
|
|
| Figure 3: 100MHz と 1GHz の矩形波のスペクトラムの比較 |
|
|
| Figure 4: SiC や GaN のパワー・デバイスのいくつかの利点 |
スイッチ・モード・パワー・コンバータ (AC/DC、DC/DC、DC/DC、そして AC/AC) で使用されるスイッチング・トランジスタも、 大きさを縮小し、効率の向上のために発熱を減らすために、 そしてより小さく、軽く、そして安価なインダクタ、コンデンサ、 そしてトランスを使用できるようにより高いスイッチング周波数での動作を可能とするために、 より速くスイッチするように進化し続けている。
現在の流行は、シリコン・パワー FET や IGBT から シリコン・カーバイド (SiC) や窒化ガリウム (GaN) 基板ベースのものへの置き換えである ―― [1][2][3] を参照。 シリコン・パワー・デバイス内でのエネルギー蓄積は、 ベースやゲートの端子がオフとなった後で そのエネルギーが消散して主電流経路が導通しなくなるまでにしばらく時間を要し、 それらが即座に遮断できないことを意味する。 だが、SiC や GaN のデバイスは Figure 4 に示すようにその半導体内に遥かに少ないエネルギーを蓄積し、 従って我々が用いてきたシリコン・パワー・デバイスよりも遥かに速やかにスイッチできる。 従って、不可避的に EMC に多くの新しい課題をもたらす、 現在のように数十 kHz ではなく 1MHz 以上の周波数で動作する 数百ワットのコンバータをすぐに目にすることになるだろう。
だが、我々は通常は、信号、AC や DC の電源網、可変速モータなどのスペクトラムに そのような非常に高いレベルの RF を必要としない。 そのような極度の RF 成分は、 その機能を最小の寸法、最小のコスト、及び/もしくは最大の効率で達成するために デバイス自身が速やかに状態を変えるために必要かも知れないものの、 一度デバイスから「逃げ出した」ならば、 それは SI、及び/もしくは PI、及び/もしくは EMC で問題を起こす単なる RF ノイズである。
半導体デバイスが放射する RF ノイズの制御のための良い設計ガイドラインは 数十年にわたって存在しているが、 スイッチング速度が増加し続けているので、 関連する RF ノイズ問題は増加し続けている。 その結果は、 対費用効果の良い製品設計を速やかに作り出すための繰り返しの回数が増加しないように、 設計ガイドラインも改善し続けなければならないというものである。
だが、設計の繰り返しの回数を維持しながら デジタルとスイッチ・モードの技術と歩調を合わせるように初期設計での予測を改善することは、 実際には単に「その場に留まるために充分に速く走る」ことに過ぎない。 理想的には、総生産コストも減らしながら、「最初から正しく」設計するために、 この設計の繰り返しの回数を減らすためにこれよりも速く走ることを学ぶ必要もある。
これらのいずれかで共振が生じるとき、それらは非常に効率的な「偶発的 RF アンテナ」として振る舞う ([4] の 4.3章〜4.5章、あるいは [5] の 2.6.3章〜2.6.4章を参照)。 これはそれらがその中を流れる RF 電流 ――所望のディファレンシャル・モード (DM) 電流、 あるいは不要なコモン・モード (CM) 浮遊電流のいずれであれ―― を効率的に、(勿論) 望んでいない放射 RF エミッションに変換することを意味する。
電子製品内で効率的な偶発的 RF アンテナが生じている時、 その RF エミッションが電磁干渉 (EMI) ――特にラジオ/テレビ受信機やその他の敏感な電子機器への―― を引き起こすのを防ぐため、フィルタやシールドを用いる必要がある。
任意の「意図的」な RF アンテナを見る時、それが、 特定の RF 通信やラジオ/テレビ放送の受信の目的で 1つ (あるいはそれ以上) の周波数で共振するように慎重に設計された、 導体、あるいは導体内のギャップの特定の構成に過ぎないのを見る。
導体をアンテナと呼ぶことがそれに魔法のような無線アンテナ特性を与えるわけではない (導体を「アース」や「グランド」と呼ぶことが RF ノイズを吸い込む能力を魔法のように与えるわけではないのと同様)。 実際、全ての導体 (金属の支持構造のような、機能的な導体として用いられていない導電性構造であっても) は RF アンテナとしての特性を持つ。
Figure 5 は、PCB 材 (FR4 を仮定) の誘電率のために 長さ 400mm のモノポール・アンテナ (ホイップ・アンテナ) とほとんど同様となる、 長さ 200mm の PCB トレースの「偶発的アンテナ」特性を示す。
Figure 6 はその偶発的アンテナ・エミッションがそれを流れる 16MHz 矩形波の波形に与える影響を示し、
Figure 7 はテスト・ラボで測定されたその結果的なスペクトラムを示す。
|
| Figure 5: 200mm PCB トレースの「アンテナ効果」 |
|
| Figure 6: 200mm の PCB を通過した後の波形 |
|
| Figure 7: 200mm PCB トレースからの放射エミッションのスペクトラム |
この観点から、 SI、PI、そして EMC のために良い設計テクニックは「アンチ・アンテナ」テクニックとみなすことができる ―― その RF アンテナ特性は欲しくないが、それは避けられないので、 我々が行なえることは関係する周波数範囲にわたってそれを非効率的とすることだけである。
ある電子設計の偶発的 RF アンテナの効率を低くできれば、 エミッション (すなわち潜在的に EMI を引き起こすもの) と イミュニティ (すなわち潜在的に EMI を受けるもの) の規制上の基準への適合のために必要な フィルタとシールドのコスト、大きさ、そして質量は小さくなる 一般に、効率的過ぎる偶発的アンテナを持つ電子設計は、他の電子機器、特に 免許を受けた無線送信機、免許不要 ISM 周波数帯 (例えば 11.56、27.12、40.68、及び 915 MHz、2.45、5.8、及び 24.125 GHz ―― CISPR 11 参照) を用いる機器のような意図 RF 放射器からの RF エミッションに容易に干渉されるものでもある。 その解決策は、過剰なエミッションと同様である ―― フィルタとシールドの追加。
EMC への対処のために高いスペックのフィルタやシールドに依存することが
時に SI と PI を著しく悪化させ得ることを、
フィルタやシールドに生得的な共振が意味するということは、
あまり認識されていない。
だが、(コストの節約のための) フィルタやシールドのスペックの低減のための
良い EMC 設計テクニックの使用は、
実際には SI と PI を、時には大幅に改善するだろう。
この記事では PCB の良い分離設計の例を用いるが、 同じ原理が製品全体、機器、システム、そして設備の EMC 設計にも当て嵌まる。 Figure 8 は PCB 上の回路の分離の例を図示する。
|
| Figure 8: PCB 上の回路の分離の例 |
[5] の 2.1章で述べたように、まず「外界」が「内界」から分離される (だが、製品内の異なる PCB 間のシールドなし接続の偶発的アンテナ効果のため、 これは一見したほど明白ではない)。
内界では、異なる種類の回路 (例えばアナログ、RF、スイッチ・モード電力変換、デジタルなど) が他から物理的に分離され、それぞれの場合、そのコンポーネントとトレース全てが EMC ゾーンと呼ぶことができる規定された PCB 領域内に収められる。 外界と内界は互いにシールドする必要があるかも知れず、 それぞれの PCB EMC ゾーンに基板レベル・シールド (BLS) を取り付ける必要があるかも知れない。
外界と内界のあいだのそれぞれの導電性相互接続は、 電気的な絶縁 (例えばトランスやフォトカプラによる)、フィルタ、 及び/もしくはトランジェント/サージ抑制が必要かも知れず、 内界の中の2つの PCB EMC ゾーンのあいだの導電性相互接続も同様かも知れない。
ここで、集積回路 (IC) のどのピンも 外界へのどのようなケーブルにも直接接続すべきでないことを指摘しておく価値がある。 IC 入出力ピンはシリコン・ダイ上の最大のトランジスタに接続されるが、 それでも極めて小さく、 特に 45nm 以下のデザイン・ルールを用いる現代的な IC の設計者の一部は 我々が期待し、依存しているオン・チップ ESD 保護ダイオードを省いているので、 容易に損傷を受ける。
従って、(ケーブルの導体はそれが挿される前に極めて高いレベルに帯電し得るので) たとえ外界のケーブルがシールド・タイプのものであるとしても、 全ての IC ピンは、必要に応じて電気的絶縁、フィルタ、 及び/もしくはトランジェント/サージ抑制によって保護されるべきである。
私はコモン・モード (CM) チョークが必要であることにしばしば気付くので、通常は、 それが充分な EMC 上の利益を与える場合には、 その代わりに個別のソフト・フェライト RF サプレッサ、 抵抗、あるいはゼロ・オーム・リンクを取り付けられるように二重のパッドを設けて、 試作品の設計にそれを含める。
Figure 8 が EMC ゾーン内でのより細かい分離を示していること、 特に「デジタル・ゾーン」が「高速ゾーン」とマークされたサブ・ゾーンを持つことに注意されたい。
ここまで、それが適切な場合にはそうすることを推奨する以外、 そのようなサブ・ゾーニングについて書いてこなかったが、 このガイダンスの改善がこの短い記事の主題である。 ほとんど全ての良い SI、PI、そして EMC 設計テクニックが 実際にはアンチ・アンテナ設計に関するものであると言うことができ、 これを行なう最良の方法は、整合伝送線路設計が用いられていない限り、 全ての RF 電流は関係する最大の周波数 fmax における波長の 1/6、 すなわち λ/6 よりも長くないループ電流経路で発生源に戻ることを確かとすることである。
従って、我々は、全ての「行き」の電流経路に、 ノイジーな、望んでいない DM と CM の (すなわち浮遊) 電流が自然に取るような、 PCB 上の回路内の小さいループを作る「戻り」の電流経路を与えるために、 従ってそれらがより効率的な偶発的アンテナを作るより大きなループをあまり流れないように、 デカップリング・コンデンサ、フィルタ、及び/もしくはシールドを用いる。
(電流が小さいループを「好む」理由は、それらがより低いインピーダンスに、 そしてよりコンパクトな磁界と電界に関係するためである。 自然 (あるいは、そう言った方が良ければ、物理法則) は 常に全てのものに関係するエネルギーを最小化しようとし、 これが水滴が常にその表面張力を最小とする形状 ――雨として大気中を落下している時には紡錘状、 水平面上に静止している時は扁平、 最近の映画「Gravity」でシミュレートされたように国際宇宙ステーションの周囲を浮いている時は球形、 ―― を取る理由である。)
(18世紀に遡ると、マイケル・ファラデーは最初に電流が常にループを流れることに、 そして最小の面積のループを好むことに気付き、 マクスウェルの有名な4つの公式の1つ、「ファラデーの電磁誘導の法則」が生まれた。 このトピックについてより詳しくは、[9]、[11]、[10]、あるいは [4] を参照されたい。)
(そして、私は「行き」の電流がその経路のすぐ近くを戻るように流れるというのは、 本当はそうではないことを知っている ――実際には、行きとそれと逆相の戻りの電流は同時に発生源から出て、 ループを流れ、反対側で出会う。 だが、回路設計者にとっては電流ループという言葉で考える方が容易である。)
ノイジーな RF 電流が流れるように意図されたループの周囲の総経路長が波長の半分、
すなわち λ/2 となる周波数では、信号の完全な反転が生じ、
電流がそのループを戻ることを不可能とする。
そのようなループはその寸法の共振の影響を受け、
我々の目では非常に低抵抗の導体であるように見えるかも知れないとしても、
無限のインピーダンス (開放回路) を持つので、
そのノイジーな RF 電流は別の1つ以上の経路を流れるであろう ―― Figure 9 参照。
|
| Figure 9: 高インピーダンスを生じるフィルタの例 |
だが、電界や磁界が誘電体内を伝搬する時、 その速度は誘電体の定数 εr の平方根で割ったものとなる。 従って、例えば、 基板の材質が FR4 (1MHz から 1GHz で εr = 4.3) である場合、 PCB トレースを流れる電流に関係するフィールドは 1.44×108 m/s と仮定できるかも知れず、 簡単にするために 1.5×108 m/s と考えよう。 速度が半分弱となるので、ある周波数での PCB 内の波長は空気や真空の中での半分弱となる。
実際上は、我々の IC とパワー・スイッチング・トランジスタが発生する 望んでいない RF ノイズ電流に良い局所的な戻りの経路を与えることは、IC やトランジスタ、 そしてこれらのノイズ源を RF 基準に「シャント」するデカップリング・コンデンサ、フィルタ、 及び/もしくはシールドを含むサブ・ゾーンを作ることを意味する。 PCB 上の回路のための RF 基準は、ゾーンのコンポーネント、パッド、そしてトレース全ての下の、 そしてそれを超えて拡がる、「ソリッド」な、連続した 0Vプレーンである ([6] の 4章を参照)。
これらのコンデンサ、フィルタ、あるいはシールド全てはそれが制御しようとするノイズ源よりも fmax における λ/12 よりも離れていてはならず、 より近いことが望ましい。 PCB のトレース上に直接取り付けられた低背型のデカップル素子やフィルタの場合、 その総ループ長は λ/6 ――我々が許容する最大値―― と仮定できる。
だが、シールドは常にそれが囲むコンポーネントよりも背が高く、 その高さがループ長に顕著に加わるので、それを考慮しなければならない。 だが、シールド電流はその誘電体として FR4 ではなく空気や真空を持ち、 従ってその速度係数は 100% である。
例えば、もし fmax が 1GHz であれば、 λ/6 の総ループ長は、デカップル素子とフィルタが RF ノイズを発生する半導体から FR4 での λ/12 以内に取り付けられなければならないことを意味する。 1GHz における FR4 での λ/12 はおおよそ 12mm の距離に相当する。 だが、この 12mm は、シリコン・ダイのメタライゼーション、 そしてダイを PCB トレースに接続するボンド・ワイヤとリードフレーム、 そしてトレースの長さを加えたものである。 RF ノイズがダイの中央で発生すると仮定すると、 20mm 角の IC のためのデカップル素子とフィルタはその周囲の 2mm 以内に位置すべきである。
だが、もしデカップル素子やフィルタが IC の中央から 36mm に位置するならば、
それらが「漏洩」を防ごうとしているノイジーな電流の総ループ長は 72mm、
1GHz の fmax における λ/2 となるだろう。
|
| Figure 10: 電流ループの良い管理のための部品配置の例 |
|
| Figure 11 |
より低い背が常により良いであろうものの、Figure 11 が示すように、 これは我々が 6.5mm までの高さのシールドを持つことができることを意味する。
もし半導体が発生したノイジーな RF 電流をその半導体内の発生源に 全体で λ/6 よりも短いループ経路で戻せないならば、 エミッションを容易く少なくとも 20dB 増加させ、 IC からの信号や電力のスペクトラム中の RF 成分の抑制をより困難でより高コストなものとし得る 半波長共振を含む、極めて著しい偶発的アンテナ特性を持ち始めるだろう。
従って、特定の周波数でエミッション、及び/もしくはイミュニティ問題を持つことを発見するために、 試作品を EMC 試験所で試験できるようになるまで、 あるいは PCB アセンブリを充分に詳細に取り込んだコンピュータ・シミュレーションまで待つ必要はない ―― この新しい「ループ長 << λ/6」設計ガイドラインを用いて、 それが導電性構造内の共振偶発的アンテナを RF スペクトラムが励起するかどうかに基づいて 設計を評価する。
例えば、もしその規格が 3GHz まで試験するが、 我々の回路が我々が抑制しないより高い周波数で著しいレベルのノイズを放射するならば、 EMC 指令への不適合 ――通常の動作で過度の EMI を起こしたり受けたりしないという法的要求には 周波数の制限はないので―― を考えなかったとしても、 干渉を起こして我々の顧客を苛つかせそうである。 (宜しい、それが実際には 0Hz から 400GHz の範囲に限定されていることは認めよう。)
規格が 3GHz まで試験する場合、 これほどの周波数では DC/DC コンバータからのどのような顕著なエネルギーも見そうになく、 デカップル、フィルタ、あるいはシールドを そのノイジーな電流を << λ/6 のループ長で戻すように設計するならば、 オーバー・エンジニアリングのリスクがあるだろう。
だが、この設計ガイダンスを用いる時はスイッチされる電圧を考慮する必要がある ―― 以下を参照。
我々が用いる半導体が IEC 61967 (エミッション)、 及び/もしくは IEC 62132 (イミュニティ) に対して試験されている場合、 そしてその製造業者が実際にその試験データを提供している場合、 それから直接 fmax を読めるかも知れない。
さもなくば、試験での適合だけのために必要なものよりも高い周波数範囲をカバーする 近接プローブとスペクトラム・アナライザを用いて、 それを自分自身で速やかに、かつ容易く測定できる。 製造業者のエバリュエーション・ボードを用いて、 そしてアナライザの検波をピーク・モードに設定して、 単にプローブを動作している半導体の近くに保持し、 目に見える RF ノイズが最大となるようにその表面上を動かし、 それよりも上でそのノイズが消える周波数として fmax を記録する。
勿論、ノイズがアナライザのノイズ・フロアよりも低くなって見えなくなり、 それが選択的に 20〜30dB 増幅する PCB の共振に一致して 依然として問題を引き起こすということがあり得る。 この可能性の回避を助けるために、 設計している製品に適用可能な試験規格で用いられるものの 1/100 に アナライザの分解能帯域幅を設定するか、 あるいはトレース・アベレージを 100 以上に設定できる。 いずれの方法でも、測定はかなり遅くなり、 従って通常の RBW を用いた時にノイズが消えるよりも高い限定された周波数範囲でのみ 用いることが最良である。
また、勿論、より大きな近接プローブはより敏感であるので、 その製造業者が規定した周波数よりも下で使うことでプローブの自己共振を避けながら、 非常に小さい、あるいはその他の理由で非常に低感度なものを使わないことが最良である。
自ら磁界近接プローブを作る時、上で述べたものと全く同じ規則に従う ―― ループの周囲の長さはそれで測定したい最大の周波数での λ/6 よりも大きくないべきである。 電界プローブは λ/12 よりも長くないべきである。 (私は通常は時間の節約のため、非シールド・ループ・プローブを作ることで、 電界と磁界のプローブを組み合わせる。)
より高い電圧がスイッチされる場合、 「ループ長 << λ/6」設計ガイドラインをスイッチされる電圧と 3V の比率で割り、 V をスイッチされる (ピーク) 電圧として、 ガイドラインの最大ループ長を 3λ/6V とすることが賢明だろう。
勿論、これを λ/2V に単純化し、 スイッチング・パワー・コンバータのための我々の新しい設計ガイドラインを作ることができる: 「ループ長 << λ/2V」。 だが、それが λ/6 よりも長くなることを許せば ノイジーな RF 電流の共振ループを作るリスクを冒すことになるので、 これはスイッチされる電圧が 3V 以上の場合にのみ当て嵌まる。
それらは将来が不確かであるので、 私は通常はこのような「チューニング」テクニックを推奨しない。 我々の設計を誰かが変更する時、そしてこのテクニックが用いられたことに気付かない時、 最終的な EMC 試験を行なう時に非常に不快な驚きを感じ得る! (元の設計者が元の設計文書に書いた注記を 他の設計者が読むことを期待するのは役に立たないことを経験が示している!)
だが、もしある設計が非常に大量に生産され、設計管理が良いならば、 それはコストの節約に対して充分に受容できるリスクとみなされるかも知れない。
数年前、ある顧客が 非常に大きな、非常に背の高い 20W 27GHz 光ファイバー・レーザー・ドライバ IC を含む製品を EMC 適合とさせるのを助けたことがある。 元の設計では、それは 27GHz でエミッション限度を大きく超えていたが、 私の通常の「波長に基づく」設計ガイドラインの適用が、 次の作り直しで合格する結果を得るために行なった全てであった。
そして、良い EMC 設計テクニックのほとんどと同様、 それは SI と PI のために良い設計テクニックでもある。
実際には、製品の大きなシールド・エンクロージャで起こり得る共振は 分離された回路領域間のクロストークを増加させるので、 シールドは SI と PI のためには悪いテクニックとなり得る。 だが、ここで述べた新しいアプローチを 単一の BLS 内に2つ以上の EMC ゾーンを許容しない設計ルールと組み合わせたものは そのようなクロストークの発生を防止し、 BLS や全体を囲むシールド・エンクロージャのない PCB 内で起こるクロストークも改善し得る。
EMC Journal の将来の号で、 この高度なゾーニングのアプローチの機器への適用について書くつもりである。
この記事が、おそらくは EMC 適合のための時間と費用も節約しながら、 電子産業と歩調を合わせることを助ける、 より良い SI、PI、そして EMC 設計をどのように行なうかの若干のアイデアを示したことを望む。
[2] “Focus on Power SiC and GaN”, Achim Scharf, Editor, Power Electronics Europe magazine, Issue 2, March 2014, pages 14-19, http://www.power-mag.com/pdf/issuearchive/68.pdf
[3] “On the Transition from Silicon to GaN-Based Drive Inverters”, Michael A Briere, Power Electronics Europe magazine, Issue 2, March 2014, pages 29-31, http://www.power-mag.com/pdf/issuearchive/68.pdf
[4] “The Physical Basis of EMC”, Keith Armstrong, Nutwood UK 2010, ISBN: 978-0-9555118-3-7, from http://www.emcacademy.org/books.asp (not from Amazon or anywhere else). A PowerPoint presentation on this subject is available as a three-part Webinar for Interference Technology magazine, at: http://www.interferencetechnology.com/webinar-series/
[5] “EMC for Printed Circuit Boards - Basic and advanced design and layout techniques”, Keith Armstrong, Nutwood UK 2010, ISBN: 978-0-9555118-5-1, available only from http://www.emcacademy.org/books.asp (not from Amazon or anywhere else). Note: this is the same text as the 2007 edition (ISBN: 978-0-9555118-0-6 or 978-0-9555118-1-3) repackaged in a different format.
[6] “EMC Design Techniques for Electronic Engineers”, Keith Armstrong, Armstrong/Nutwood UK Nov. 2010, ISBN: 978-0-9555118-4-4, available only from http://www.emcacademy.org/books.asp (not from Amazon or anywhere else).
[7] “Good EMC engineering practices in the design and construction of industrial cabinets”, Keith Armstrong, published by REO (UK) Ltd, free download from: http://www.reo.co.uk/knowledgebase (Applicable to any metal box that contains two or more electronic units interconnected by wires or cables, not just industrial cabinets, but also, for example: some domestic appliances; some IT and telecomm's equipment; and most road, rail, aerospace and marine vehicles.)
[8] “Good EMC engineering practices in the design and construction of fixed installation”, Keith Armstrong, published by REO (UK) Ltd, free download from: http://www.reo.co.uk/knowledgebase
[9] “Our Products are Trying to Help Us”, Keith Armstrong, Interference Technology Magazine, EMC Directory & DESIGN Guide 2012, http://www.interferencetechnology.com/wp-content/uploads/2012/04/Armstrong_DDG12.pdf
[10] “Maxwell's Equations, Quantum Electrodynamics, and good installation practices for SI, PI and EMC”, Keith Armstrong, The EMC Journal, Issue 91, November 2010, available from the Archives at http://www.theemcjournal.com
[11] “Cost-Effective EMC Design by Working With the Laws of Physics”, Keith Armstrong, a Webinar for Interference Technology Magazine on November 27, 2012, and can be watched at: http://www.interferencetechnology.com/webinar-series/
[12] “The many benefits of HDI (microvia) PCB technology”, Keith Armstrong, The EMC Journal, Issue 110, February 2014, available from the Archives at http://www.theemcjournal.com
[13] “Packaging Technologies for Electronics”, Power Electronics Europe magazine, Issue 2, March 2014, page 22, http://www.power-mag.com/pdf/issuearchive/68.pdf
これは、EMC+Compliance Journal に掲載された記事を、 その許諾を得て T. Sato が翻訳したものです。 この翻訳については、原著者らはいかなる責任も持ちません。 これについての意見、質問などは VEF00200@nifty.com (T.Sato) 宛にお送り下さい。
Last update: 2014-06-22