[ Home > 電気製品の EMC／安全適合性 > EMC+Compliance Journal より ]

ESD 波形の測定と検証のための安価な電流ターゲット

James Pawson, EchoStar Europe (www.Echostar-Europe.com)

はじめに

静電気放電 (ESD) 試験に合格や不合格となる被試験装置 (EUT) のあいだのマージンは、 EUT が限界近くで動作している時には微妙なものとなり得る。適合する製品での試験結果を確かとするためには、試験セットアップ、そして ESD 発生器によって印加される波形に自信を持てることが重要である。だが、ESD 波形は、ナノ秒以下の立ち上がり時間と高電圧/電流を持ち、本質的に測定が困難である。 ESD 発生器をより完全な校正に出す (必要となるコストと機器がない期間のもとで)、あるいは (数千ポンドで) そのような測定のための正式な ESD 電流ターゲットを購入することができよう。明らかに、完全な校正の周期のあいだのギャップを埋めるための、 ESD 波形の重要なパラメータの基本的な検証のための安価なアダプタのニーズがある。

この記事は、一連の製品試験を行なう前の、そして校正のあいだの 6ヶ月毎の ESD 発生器の検証のために用いられている、そのようなアダプタについて述べる。

このアダプタの設計上の制限はそれを校正で必要となるような正確な測定に適さないものとし、従ってそれは標準化された電流ターゲットを置き換えない。だが、それは発生器が正しく動作しているというしるしを与えることで、試験に際しての自信を増す。

ESD 発生器の性能の検証のためには、高インピーダンス電圧計を用いた電極電圧の測定も必要である。この比較的単純な試験はこの記事では述べない。

推奨される ESD ターゲットの設計と構造

Figure 1: ノイズ研 06-00067A ESD 電流ターゲット

Figure 2: 同軸抵抗の図面 (明確化のため 1/4 のみ)

ESD の基本規格 [1] は、電流放電の重要なパラメータを、最初の立ち上がり時間 (約 800ps)、ピーク電流、及び 30ns と 60ns での電流として規定する。これらの急速に変化する高い電圧と電流の測定は、相当の挑戦である。

この波形の測定を可能とするために、規格は校正用ターゲットも Annex C で述べている。このターゲットの機能は、グランド・プレーンへの ESD 電流の測定を可能とすることである。

そのターゲットはいくつかの黄銅、ステンレス鋼、そして PTFE の注文部品を含み、本質的には高周波 (4GHz まで) 2.1Ω 同軸抵抗の取り付けシステムである。この抵抗の両端で測定された電圧は、上で述べた放電電流の直接の指標である。そのターゲットは、規格で推奨されているように金属板に取り付けるための取り付け穴、そして測定器への接続のための後ろ側の同軸 RF コネクタ (SMA や N 型) も含む。ターゲットの例を Figure 1 に示す。

ターゲットの同軸抵抗の部分 (Figure 1 でアダプタの最も大きい部分の周囲の暗い帯として見える) は円形の FR4 PCB 上に作られており、その詳細は Figure 2 で見ることができる。推奨されるのは、必要な 2.1Ω を達成するための、25個の 51Ω の抵抗である。その同軸状の配置は中央のパッドからグランドへのループを小さく保ち、インダクタンスを低減する。この新しいより広い帯域幅 (4GHz) のターゲットの設計は、より狭い 1GHz の帯域幅の「Pelligrini」ターゲットを置き換えるため、2009年版で導入された。

単純化されたターゲット

Figure 3: 単純化されたターゲットの正面図

Figure 4: ターゲットの中央の詳細

Figure 5: 同軸抵抗の詳細と角度

Figure 6: 単純化されたターゲットの背面図

Figure 7: SMA コネクタの改造

Figure 8: 組み立てられたターゲット

Figure 9: 単純化されたターゲットの PCB の正面写真

Figure 10: 単純化されたターゲットの PCB の背面写真

推奨されるターゲットは、同軸抵抗と RF コネクタを含む単一の PCB で近似できる。背面への接続は、中央のパッドのビアの代わりに、反対側に実装された SMA コネクタの中央のピンを用いて行なわれる。この単純化されたターゲットの正面図を Figure 3 に示す。 PCB の設計全体でめっきスルーホールが用いられている。

Figure 4 に示されているビアの密なリングは、抵抗を通過した電流を基板の裏側に導くために必要である。その電流はそれから大きな金属のグランド・プレーンへと通過し、容量性結合、そしてグランド・リードを通る伝導を介して、ESD 発生器に戻る。複数のビアはこの経路のインダクタンスとレジスタンスを低減し、電圧降下に伴う測定誤差を低減する。この領域の露出した銅は、この校正アダプタ (下を参照) をグランド・プレーンに接続できるようにする。

Figure 5 は中央のパッドの周囲の抵抗の向きを示し、それぞれの部品の回転角を与える。同軸抵抗のために用いられる抵抗は、51Ω の 0805 パッケージ厚膜抵抗で、そしてサージ定格を持つものである (例えばパナソニック ERJ シリーズや同等品)。これは、他のある種のタイプの抵抗と比較して、長期間の測定でのより良い安定性を与えるであろう。

Figure 6 は、グランド・プレーンのための導電面を持つ、ターゲットの背面を示す。 SMA の中央のピンの周囲のクリアランスは、選択されたコネクタの白い絶縁材の大きさに対応する。

ベースがフラットな、あるいはスルーホールのほとんどの SMA コネクタを使用でき、あるいは Figure 7 に示すようなその足の慎重な研磨と切り落としによってその PCB に合うように容易に改造できる。

組み立てられたターゲット (Figure 8) は、 SMA コネクタの中央のピンの研磨の結果、平坦な中央のパッドを持つようになる。突起はより低い降伏電圧を助長するであろうため、これは気中放電の測定の際に有用である。

抵抗の周囲のビアの上の露出した銅はないものの、完成した PCB を Figure 9 と Figure 10 に示す。

システム・インピーダンスの測定

その信号チェーン (ターゲット、アッテネータ、及びケーブル) に既知の電流 I_SYS を注入し、測定チェーンの端に接続された 50Ω 負荷 (測定用オシロスコープを代表する) への電圧を測定することで、システム・インピーダンス Z_SYS を計算することができる。

Z_SYS = V₅₀ / I_SYS

それから、測定された電圧を結果の章に示した放電電流に変換するために Z_SYS を使用できる。このケースでは、測定されたシステム・インピーダンスは 2Ω であった。

挿入損失の校正

ESD 測定規格 [1] は S₂₁ 挿入損失パラメータの偏差の以下の限度を勧告する。それを Table 1 に再掲する。

Table 1
Table 1: 挿入損失の偏差の限界

Figure 11: ノイズ研 06-00067A ESD 電流ターゲット (左)、及び取り付けられた 06-00068A 校正アダプタ (右)

Figure 12: 試験対象のターゲットに取り付けられた校正用アダプタの断面

Figure 13: ターゲット校正用アダプタ

Figure 14: ターゲットに取り付けられた校正用アダプタ

Figure 15: ターゲット校正試験セットアップ

挿入損失の測定は ESD ターゲットの前面に取り付けられるアダプタを用いて行なわれる。このアダプタは、通常は 50Ω 伝送線路インピーダンスを維持しながら RF コネクタの寸法からターゲットの前面の寸法に変える、円錐アダプタ線路を含む。

徐々に変化する円錐伝送線路を、普通に見つけられるアイテムからラボで作るのは本当の挑戦である。特に困難なのは、試験対象のターゲットに圧接するための平坦な正面を維持することであろう。最終的には、Figure 12 に示すように、アダプタと試験対象のターゲットとのあいだの 50Ω 伝送線路を設けるために、第二のターゲットの前面に異なる寸法の銅のチューブを取り付けることにした。

いくらかの反射と正しくないインピーダンスを生じるであろう、 SMA コネクタからこの同軸線路まででのインピーダンス変化があるが、これは単純性のために犠牲にされた。このケースでは、50Ω の伝送線路を作るために、 8mm の内部導体直径と 18.5mm の外部導体直径が用いられた。初期設計ではそれは考慮されていなかったため、この同軸線路を PCB の前面のグランド・プレーンに接触させられるように、試験対象のターゲットの露出した銅のリングを手で磨くことが必要であった。上の Figure 3 と Figure 4 はこの要求を反映する。

銅のリングの製作は、適当な寸法の形 (例えばドリルの軸のような) に 15mm 幅の銅箔を巻きつけ、固定のためにはんだ付けすることで行なわれた (Figure 13)。アダプタとターゲットのあいだの圧接は、一連のねじとナットを用いて行なわれた (Figure 14)。

S₂₁ 挿入損失試験は、 2本の SMA ケーブルの1つの端で SMA 校正キットを用いて校正されたベクタ・ネットワーク・アナライザを用いて行なわれた。この試験セットアップを Figure 15 に示す。その後の測定で与えられたデータは、アダプタ、ターゲット、アッテネータ、そしてもう1本の SMA ケーブルに対するものとなる。測定は 100kHz から 4GHz までで行なわれた。

Figure 16: アダプタ、ターゲット、及びアッテネータの S₂₁ 測定 (黄色の測定結果のラインは赤の限度線の内側にあるべき)

Figure 16 の結果のプロットは、システムの挿入損失を、 Table 1 で示されている限度に基づく赤の限度線とともに示す。偏差の限度は、100kHz での測定値を中心としている。

要求に完全に適合してはいないものの、2GHz まででは偏差は過大ではない。周波数が増加すると、4GHz での最大 -10dB まで、挿入損失の偏差も大きくなる。おそらくは、この設計のいくつかの特徴、例えばビアのインダクタンス、コネクタから同軸線路までのアダプタのインピーダンスの変化、中央のパッドからグランドへの浮遊容量、抵抗のインダクタンスなどが、偏差の超過の原因である。より低損失の SMA ケーブルとより広帯域のアッテネータの使用によって改善できるかも知れない。 (この試験で用いられたアッテネータは 3GHz までの仕様のものだった)。

単純化されたターゲットが上の方法で作られたならば、似た振る舞いをすることが合理的に予期されよう。もしそのようなターゲットを作ったが、この測定を行なうためのネットワーク・アナライザを持っていないならば、性能を仮定することができよう。

試験

試験セットアップ (Figure 17) は規格 [1] で推奨されているものと同じであり、 1.2m² の金属板の中央に固定されたターゲットを含む、スタンドに固定された垂直グランド・プレーンを含む。発生器のグランド接続はターゲットの中心の 50cm 下で行なわれ、グランド・リードは (このケースでは電源リードとともに) 二等辺三角形を作るように後ろに引かれる。その金属板は、単なる自立した金属板でも、オシロスコープを置いたシールド・ルームの壁でも良い。

規格は少なくとも 2GHz のアナログ帯域幅のオシロスコープを要求する。測定された立ち上がり時間に、オシロスコープの帯域幅が影響し、より高い帯域幅のオシロスコープの方が印加された波形と測定された波形のあいだの誤差が小さくなることが示されている [2]。 10GS/s の測定レートは 800ps の立ち上がりエッジで 8個のサンプルしか与えないので、立ち上がりエッジについての情報をでき得る限り取り込むため、高いサンプリング・レートも必要である。一般に、最低のサンプリング・レートとして、4GS/s が推奨される [2]。

放電の測定への影響を防止するため、ファラデー・ケージやグランドされた金属板による、オシロスコープと ESD ガンのあいだのシールドが必要かも知れない。イミュニティを試験するためには、発生器を予期される最大の試験レベルに設定し、ターゲットのグランド・プレーンへの放電を行なうべきである。もしオシロスコープが測定される最低のレベルの 10% に設定したトリガ・レベルでトリガされないならば、充分な耐性を持つものとみなせる [1]。

Figure 17: 放電試験セットアップ

複数の波形を測定し、その平均、あるいは統計分布を調べることは、 1回の放電だけの試験よりも結果の信頼を高めるであろう。このケースでは、波形の検証のために、10回の正の放電と 10回の負の放電が用いられた。

空気の降伏はそれぞれの時で同一になりそうにないので、気中放電は本質的に気紛れである。それは接近の角度と速度の変化、湿度、鋭い角やエッジに敏感であり、作業者が朝食を食べたかどうかにさえ敏感であるかも知れない! 従って、検証のためには、接触放電のみを測定すべきである。

プレーンに対するシミュレータの位置も測定された波形にいくらかの違いをもたらすことが示されており [2]、従って試験環境とリードの位置への一貫したアプローチが必要である。

結果

Figure 18: +8kV 接触放電電流波形

単一の +8kV 接触放電の典型的なオシロスコープ波形を Figure 18 に示す。その下の測定値は、ピーク電流 (P1)、立ち上がり時間 (P2)、30ns 電流 (P3)、及び 60ns 電流 (P4) のためのものである。

オシロスコープの電圧波形から電流を計算するのは、簡単な算数である。直列の 20dB アッテネータが波形を 1/10 に分圧し、ターゲットとアッテネータのチェーンの測定されたシステム・インピーダンスが 2Ω であるので、

I_DISCHARGE = V_SCOPE × (10 / 2) = V_SCOPE × 5

従って、+8kV 放電について測定された上の波形から、次の値が得られる

Table 2: +8kV 放電試験からの結果

Table 2 で示されている測定値全てが、[1] で規定されている許容差内にある。他の電圧レベルと極性での試験の結果も、規格の要求に対する同程度の一致を示す。

試験からのいくつかの観察は:

立ち上がりエッジが非単調として測定される、すなわち立ち上がりエッジの波形が正から負、そして再び正に変化する場合がある。これはデジタル・オシロスコープの立ち上がり時間測定機能を混乱させ、誤った読みと統計分析の歪みをもたらし得る。従って、それぞれの測定波形が正しく記録されたことを確認すべきである。
デジタル・オシロスコープは通常はそのアクイジション ADC を表示ウィンドウよりもやや大きい電圧に設定するであろう。その 256ポイント (8ビット) の ADC 入力ステップは、このウィンドウ内で均等に割り振られる。従って、波形に画面の僅かな部分のみを占めさせるオシロスコープの縦軸は、振幅の測定に際しての分解能の不足を引き起こすであろう。より高い測定精度のため、測定波形は利用できるウィンドウに合わせてスケールすべきである。

まとめ

上で述べた手法は、規格の要求に対して ESD 波形を検証する費用効果の良い方法である。それを過剰な出費なしに作って使うことは、ほとんどのラボの能力の範囲内にある。

参考

[1] BS EN 61000-4-2:2009 - Electromagnetic compatibility (EMC) - Part 4-2: Testing and measurement techniques - Electrostatic discharge immunity test.

[2] “ESD Simulator Verification” - Greg Senko, Schaffner EMC; Ken Wyatt, Agilent Technologies. http://www.ewh.ieee.org/r5/denver/rockymountainemc/archive/2004/March/ESD_Simulator_Verification.ppt

これは、EMC+Compliance Journal に掲載された記事を、その許諾を得て T. Sato が翻訳したものです。この翻訳については、原著者らはいかなる責任も持ちません。これについての意見、質問などは VEF00200@nifty.com (T.Sato) 宛にお送り下さい。

Last update: 2013-01-02