[ Home > 電気製品の EMC／安全適合性 > EMC+Compliance Journal より ]
by Keith Armstrong, www.cherryclough.com
翻訳: T.Sato
時の霧の中を遠く 1981年に遡ると、私はアナログ回路設計者で、 下級職から上級職までとして働いていた。
当時、私は、個々のプリント配線板 (PCB) 上に組み立てられる回路を、 その PCB に対して与えられた電気的、機構的、機能的、 そしてコスト要求に対して設計しただけであった。
私は、自分のテスト・ベンチ上で DC 電源とラボ用試験機器を用いて、 回路を「ブレッドボード」で、そしてプロトタイプの PCB として試験した。 プロトタイプが仕様に合致するかそれを超えた時、 図面にサインし、最初の生産へと進んだ。
他の人達が私の PCB を取り上げ、 しばしば数百の PCB を動作させる実に大きい機器である製品に組み込み、 これらの製品は今度はシステムや設備に組み込まれた。
私は、テストベンチで良好に動いた回路が、製品に最初に組み込まれた時、 なぜ往々にして許容できないレベルのノイズ、 及び／もしくは歪みを受けるのだろうかと思案したものであった。 製品インテグレータは、その機能上の仕様を達成させるために、 製品の配線や構成を何日も、あるいは何週間もいじり回さなければならないことだろう。
そして、その製品がシステムに組み込まれた時、同じことが起きる ―― システム・インテグレータ／設置作業者は、 私が既にその回路が適合することをテスト・ベンチ上で実証した機能上の仕様を達成するために、 何日も、あるいは何週間もいじり回さなければならないことだろう。
その後、そのシステムや設備が変更された時、 回路のノイズ性能は時には再び悪化し、 元の性能を回復させるためにもう一度いじり回すことが必要となる。
|
|
| Figure 1:
かつてはどのようであったか (そして往々にして今もそうである) |
時に、私は、一部の PCB について、仕様上のノイズ・フィギュアを達成するために、 なぜテスト・ベンチ上で「接地」をやり直さなければならないのかと思案した。 だが、我々は皆それをやった。 我々は個々に試験した時に仕様を満足する回路の設計で給料をもらっており、 それが我々が行なっていたことであった。
1981年中盤から、上のことの理由について相当のことを学んだ。 当時私が働いていた企業は経済上の苦境にあって損失を生じており、 製品の生産コストを劇的に低減する必要があると判断され、ある上級管理職により、 一連の新たな回路設計、組み立て、配電、そして信号ケーブリング技術が規定された。
この新しいタイプの製品の最初のものには 50かそれ以上の異なる設計の PCB があり、 その一部は 60回以上やり直された。 いつものように、個々のタイプの PCB 全てがテスト・ベンチ上でその機能上の要求を満足した ―― だが、同一の尺度についての製品の総合的な機能上の性能は救いようのないものであった。 ノイズ、歪み、クロストークは、全て PCB 仕様よりも 60dB、時にはそれ以上悪かった。
我々の非常に経験のある製品インテグレータ達の通常の「いじり回し」のいずれも何ら影響を与えず、 私が解決策を見付けるように言われ、製品の最初の完全なプロトタイプ (これは顧客に納品される最初の実際の製品となる筈だったもので、既に大幅に遅れていた) での作業を行なった。
1〜2週間後、何が悪かったのかを見付け、 新しい設計／構成アプローチを規定した上級管理職を訪れて、 彼の仕様に対して設計された製品は 個々の PCB 全てがテスト・ベンチ上で試験された時にその仕様に完全に適合するとしても 我々が得ている救いようのない機能上の性能を持つであろうことを証明する、 (小さい) 封筒裏に収まる非常に簡単な計算を示した。 彼は、肩をすくめて、微笑を浮かべただけであった。
私はその後に、そのシステムを再設計し、 (同僚数人とともに) 50かそれ以上の PCB をそれに合わせて再設計し、 プロトタイプを作り直し、再試験しなければならなかった。 それから、私は新たに作られた製品にそれらを組み込み直し、 それが今度は機能上の24の仕様に適合することを示した。 これは6ヶ月程を要し、結果的な新製品の市場投入の遅れはその企業の信頼を損なった。 その企業は、これとその他のいくつかの理由のため、数年後に倒産した。
物語の終わり。
私は、それから、インテグレーションのそれぞれの段階でのいじり回し全ては、 電流がどのように流れるかの誤った理解のためであったことを学んだ。 当時はその企業 (そしてその他のほとんど) の人全てが同じ過ちを犯しており、 多くが依然としてそうしている。
これらの過ちは、 交流電流は「アース」や「グランド」に吸い込まれるまで「流れ落ちる」、 つまり、「アース」や「グランド」は電気信号やノイズに対する 一種の完璧な廃棄システムとして使用できるという考えに関係している。 それは純粋な幻想である ―― そのような電流の流れの支持をほのめかす物理法則はない。
回路、製品、システム、そして設備の多くの設計者は、依然として、 安全よりは回路の動作、及び／もしくは EMC 上の理由のために、 電気回路図に「アース」や「グランド」があることを確かとしている。 自動車や航空機のための電子回路の多くの設計者は、 車両や機体の「シャーシ」を、それがあたかもその存在し得ない、 電流を飲み込む「アース」や「グランド」のひとつであるかのように扱う。
非常に多くの雑誌の記事が、そして一部の学会論文や教科書でさえも、 機能上の、あるいは EMC 上の理由のためにに 「アース」や「グランド」をどのように接続するのが最良かについて書いてきた。 少なくとも 60年続いており、より強くなっているものであるものの、 それらは全て空想作品 ――より良い説明はそれらが共有幻想であるというものであるかも知れないが―― だと述べることができる。
15年以上にわたる私の EMC トレーニング・コース、記事、論文、そして本で、 私は、電気安全のために必要な場合 (そしてその目的のためのもの) を除いて、 「アース」や「グランド」という用語 ――そしてそれらのための記号―― を 電子回路で決して使わないように強く奨めてきた。
電流がどのように流れるか (CM 電流のような浮遊成分を含めて)、 そしてこれが「アース」や「グランド」に何を意味するかの理解のためには、 [1] や [2]、[3] の第2章、そして [4] を参照していただきたい。 マクスウェルの方程式のみに基づいた理論的な理解を好むのであれば、 [5] の最初の章を読んでいただきたい。
上の私の物語は、電流が本当はどのように流れるかのこの誤解によって引き起こされた 非常に多数の大幅な遅延と莫大な経済的損失の一例に過ぎない。 私は他に非常に多くの例を知っており、 独立 EMC コンサルタントとしての仕事の中で常に出会っている。
一方、電流 (「浮遊」電流を含む) が本当はどのように流れるかの、 そしてそれに対してどのように設計するかの正しい理解は、 PCB、モジュール、製品、システム、そして設備レベルで、 ほとんどのシグナル・インテグリティ (SI)、パワー・インテグリティ (PI)、 そして EMC 設計問題への対処を (ほとんど) 途方もなく容易にする。
だが、これは、ブレッドボードやプロトタイプの回路をベンチ・テストする時には 個々の PCB の本当の電磁環境 (electromagnetic environment; 通常は EME と略される) を 適用すべきであるという、この記事の趣旨からは逸れる。
上の物語の中で、以下で私が提案することに従っていれば、 その製品の総合的な設計の不適切さは、 プロジェクトへの大きな出費の前に明らかにできていたことだろう。 私が見付けた解決策はより速やかにより容易に発見され、その新製品は日程通りに、 また実際には発生した大きな費用超過と信頼へのダメージなしに 納品される可能性が高かったことだろう。 これがその企業を救っただろうと信じるのはおそらく過大であろうが、 助けとはなったことだろう！
PCB の EME は、意図された製品、システム、設備、 そしてそれが動作させられる地理的位置で曝されるであろう、 放射、及び／もしくは伝導の双方の、同時に起きる電気的「ノイズ」全て、 そしてそれに加えて、 取り付け、エンクロージャ、ケーブリング、そして他の PCB や物体の近さを含む、 それに関係する電気的、物理的、そして機構的問題全てを含む。
標準的なベンチ電源と試験器を用いてブレッドボードや PCB をそれだけで試験することは、 製品、システム、あるいは設備に組み込まれた時に 現実世界の中で起こりそうな機能的挙動について、何も告げることはできない。
製品に組み込まれる全ての PCB が その現実世界の EME を良く模擬する形でベンチ試験された時にその機能的仕様に適合した時には、 新製品への良好な組み込みには、 製品を組み立てて検証試験を行なうのに要するのと同じ時間を要するだけとなろう。 このプロジェクトの後期段階からの、 プロジェクトのスケジュールやコストへのリスクはほとんどないであろう。
従って、この章のタイトルで出された質問の答えは、 全体としての時間とコストを節約し、 製品のインテグレーションの段階での経済的なリスクのほぼ全てを除去するために、 個々の PCB をベンチでイミュニティ試験すべきであるというものである。
(しばしば、このように設計されてベンチ試験された PCB は、 通常はより良い SI とより頑丈なソフトウェアをより速やかに達成し、 出荷開始までの時間の低減を助け、市場での評判を向上させ、 より高い販売価格を正当化するという、追加の利点を持つ。)
製品機能試験は、そのシステムや設備が使われるであろう EME を模擬すべきである。 通常の EMC イミュニティ試験はこれをやろうとするが、 標準化と再現性の要求は製品の現実の EME と似ていないセットアップを強い、 現実の EME と似ていない試験を用いる。 このトピックはこの記事の範囲を超えるが、 [6] の EMC 試験をどのように行なうかのガイドのほとんどは、 それを「現実に即した試験」に近づけるために 通常の EMC 試験をどのように変更／拡張するかの章を含む。 もちろん、このプロセスを開始する時には、 ある用途に対する外部 EME が本当はどのようなものであるかの理解が重要であり、 [7] は有用なガイドを与える。
電子回路やソフトウェアの誤差や誤動作が安全上のリスクを潜在的に増加させ得る場合には、
EMC 規格、指令、あるいは規制への適合のための通常の設計と試験のアプローチは不適切であり、
IEC 61508:2010 と IEC TS 61000-1-2 ed2:2008 を全面的に適用すべきである。
EMC と機能安全についての IET のガイド [8] は、
そのプロセスの管理と監査のために使用できるチェックリストを含めて、
これについての相当の実際的なアドバイスを与える。
|
| Figure 2: PCB のイミュニティのベンチ・テストの概観 |
|
| Figure 3: 伝導結合デバイスのいくつかの例 |
|
| Figure 4: 放射結合デバイスのいくつかの例 |
ケーブルへのノイズの結合には、Figure 3 に示すように、様々な方法がある。 勿論結合デバイスは購入することができるが、 150kHz から 1GHz については自分でごく簡単に作り、 (そうしたいのであれば) 関心のある周波数範囲をカバーする RF 信号発生器とスペクトラム・アナライザかオシロスコープを用いて校正することができる。
標準的な伝導性イミュニティ試験、例えば IEC/EN 61000-4-4、-5、-6、及び -16 は、 適切な「結合／減結合デバイス (CDN)」、バルク・カレント・インジェクション (BCI)、 そしてその他の結合デバイスをどのように設計するかを規定する。 これらは、製品の外に出る、 従って最終製品の適合試験でそのようなネットワークを用いて試験されるであろう ケーブルにノイズを結合させる時に、最も適切である。 ISO 11452 シリーズ (自動車 EMC)、MIL STD 461F、そして DEF STAN 59-411 (軍事 EMC) は、 有用、あるいはより適切であるかも知れない、その他のいくつかの結合手段を含む。
これらのような規格で述べられている結合テクニックは、 製品の内部 EME を試験する時に必要となるよりも精巧であるかも知れない。 例えば、Figure 2 の、発生器 4a、b などからのノイズの内部導体への結合では、 ノイズ発生器の電圧のワイヤへの結合のために必要なものは、 小さいコンデンサだけであるかも知れない。
もし注入されたノイズがテストベンチ用の信号発生器や分析器で問題となるようであれば、 その入力や出力に1つか2つの RF 抑制フェライトを付けるだけで良いかも知れない。 だが、信号分析器の一部はその入力の RF ノイズに非常に敏感であり、 「本式」の CDN や規格で規定された結合デバイスを使う必要があるかも知れない。
Figure 2 は外部や内部の放射フィールドの発生を示さないが、「卓上」ストリップライン、 TEM セル、そして小型「無響」試験チャンバーの多数の製造業者があり、 コストを節約したいのであれば自分で作ることができる (Figure 4 参照)。
もしその製品がシールド・エンクロージャに入れられるものであり、 そのシールドの仕様を正しく得たという確信があるならば、 その代わりに PCB のみを伝導外部ノイズ注入を用いて試験し、 外部フィールドに対するシールド性能を証明するために シールド・エンクロージャを別に放射フィールドで試験することもできるだろう。
シールド・エンクロージャでの問題の１つは、その空洞共振周波数において、 場合によってはシールドされていない製品エンクロージャで生じるであろうものの 100倍かそれ以上 (+40dB) に内部フィールドが増幅され、 おそらくは通常のベンチ・テストでは決して現れないであろう 著しいクロストークを生じることである。 従って、製品が金属の箱を用いる場合、 現実に即した内部 RF フィールドを模擬することが非常に重要となり得る。 最良のシミュレータはその PCB と現実にそのフィールドを発生させるであろうデバイスであるが、 まだそれがないならば、外部 RF 電力増幅器で駆動される小さい内部アンテナを用いることができる (アンテナの同軸編組は常に隔壁取付型貫通同軸コネクタでエンクロージャの壁に接続される)。
アンテナの放射効率は金属の箱の中での RF 反射に強く影響され、全ての周波数で 箱の内側に正しい RF エネルギーが「発射」されることを確かとすることを困難とする。 だが、AET の球状ダイポール (Figure 4 参照) は、 規定されたフィールドをその位置で発生させるために、 RF 電力増幅器との「レベリング・ループ」の中で用いることができる。
低周波の外部や内部のフィールド、例えば 1MHz までのものは、
IEC 61000-4-8 [6] のガイドにある数式を用いて、
小さいコイルを用いて容易に発生させ、他のコイルを用いて確認することができる。
これらの問題は以下で詳述し、それらは最初は実に圧倒的に見えるかも知れない。 だが、電子工学の全てと同様、学習曲線があり、 最初にそのような分析が行なわれた後では以降のものは徐々に容易になり、 特定の組の設計テクニックjを用いた製品のシリーズについては 相当の量の「切り貼り」が可能となるであろう。 また、ノイズ発生器と結合デバイスの入手／作成／セットアップは、 最初にある程度の時間とコストを要するであろう。
1〜2年後、あなたはなぜ以前にそれを難しいと考えていたのかと訝しむであろうし、 それを以前のプロジェクトで用いていたならば このアプローチがどれほど多くの時間と労力を節約していただろうかと思案することだろう。
結果的なベンチ・テスト仕様が設計プロセスのインプットとなるように、 プロジェクトのごく初期に それぞれの PCB に対する EME ベンチ・テスト要求の分析が行なわれることが重要である。 そうすれば、設計者は、場合によっては設計がより容易な低コストな設計テクニックを用い、 それに応じた設計を行なえるが、 設計が試作段階まで進んだ後での実現は遥かに困難なものとなるであろう。
この種の議論のこの段階では、大抵、 電子設計者はこのアプローチがどれほど困難でどれほど多くの作業を伴うかと、 それが現代の製品生産の苛酷な経済的現実を無視する有効な理由であるかのように訴え始める。 電子工学は手早くうまくやるのは難しく、年毎に困難となる。 それに慣れるか、あるいはより簡単なキャリアを見付けること (ヘッジファンドの管理のような)。
通常、設計者は、マネージャは追加の時間／労力／コストを決して受け入れないだろうと訴えるが、 これは彼らが設計／開発の実際の必要性を マネージャに効果的に伝えられないことを明らかにするだけである。 これはそう見えるような設計技術者に対する批判ではなく、 実際には教育や訓練に対する批判である。
ほとんどの製造企業では、マネージメントは経済的な事項に全面的に集中しており、 投資回収期間や経済的リスクに非常に関心を持つ。 残念ながら、これらは設計技術者が教わってきた事項ではなく、 このため、マネージャが設計工学を理解せず、工学的感覚に合わない、 実際には経済的な危険をもたらす規則を技術者に強いるという結果となる。 (良い例の1つは、コンポーネントのコストへの過剰な集中である ―― [9] を参照)。
費用効果の良い製品設計をどのように行なうかの理解は 製品の (実際はかなり単純な) 経済的側面の理解よりも1,000倍以上難しいので、 このコミュニケーション・ギャップを越えられるのは設計技術者だけである。
もし、設計技術者として、 雇主の経済的成功の改善のために必要なコミュニケーションの努力をしたくなく、 それがどれほど馬鹿げたことであっても言われた通りにし、 結果的な混乱をマネージャのせいにすることができると考え (実際には、たとえそれがあなたの咎でないとしても、彼らはあなたを責めるだろう)、 頭を低くしたままでいたいのであれば、そのアプローチを変えるようにお勧めする。 彼らが理解する経済的な用語でマネージャに話すことを学ぶのは 電子設計技術者にとっては難しくはなく、 その対話には企業としての、また個人的な大きな利益がある！ 良い出発点の1つは、[9]、[10]、及び [11] に示されている。
どの内部ノイズが予期されるかがわからない場合、 PCB の初期試作品が発生する、あるいは類似の技術を用いる類似製品 (同様の IC、PCB 設計、組み立てテクニックを用いようとしているのであれば、 競合他社製品でも) の中のノイズを測定することができる。 その代わりに、コンピュータ・フィールド・ソルバを用いてモデル化を行なうことが、 ますます費用効果が良いものとなっている。
我々は、ノイズの振幅 (電圧、及び／もしくは電流)、周波数、及び波形を知る必要があり、 我々が用いるツールは、プローブ (電圧、電流、及び近接型) と、 オシロスコープとスペクトラム・アナライザである。 それをいくらかでも正確に測定するためには、プローブと計測器は、 立ち上がり／立ち下がり時間の逆数の 少なくとも 0.35倍の帯域幅を持つ必要があることを覚えておくこと。
それが現実に起きることであるので、 ベンチ・テストは様々なノイズを同時に印加すべきである。 完全な製品に対する通常のイミュニティ試験は様々な種類の試験を一度にひとつ印加し、 これは現実に即したものではなく、現場での問題をもたらし得る。 同時の電磁妨害で行なわれるイミュニティ試験はごく僅かであるが、 [12] は、製品が一度にひとつ行なわれた時に全ての試験に合格する時でさえも、 同時のイミュニティ試験が容易にイミュニティ問題を引き起こし得ることを示す。
これがなぜ起きるのかを、デジタル・プロセッサの例で見ることは容易である。 設計者は、回路内の組織的な自己発生ノイズが 論理閾値よりも「ノイズ・マージン」と呼ばれる量だけ低くなるように努めるであろう。 デジタル信号を妨害する外部ノイズはノイズ・マージンの一部を「消費」し、 ほとんどの設計者は過剰設計を避けるために それぞれの種類の EMC イミュニティ試験に丁度合格することを目指すであろうから、 これはそれぞれの試験からの追加の信号ノイズは それだけでノイズ・マージンのほぼ全てを使い果たすであろうことを意味する。 さて、2つの妨害が一緒に生じた時、 それらの組み合わさったノイズがノイズ・マージンを超え、 ソフトウェアのグリッチやその他の誤動作を引き起こす可能性がある。
ほとんどの (だが全てのではない) 外部 EME と異なり、 製品内でのさまざまな種類の自己発生 EME 全てはほとんど常に持続的に存在し、 同時内部干渉は通常の状況である。
例えば、それが大きな金属のシャーシ、他の金属の物体、PCB などに近ければ、 そのシャーシ、物体、ケーブル、PCB などにどのように電気的に接続されているか (あるいはいないか) に依存して、 PCB はそれが曝される外部ノイズに対する非常に異なるイミュニティを持つであろう。
そのイミュニティは、取り付けられたシールド・ケーブルのシールドの 片端か両端が正確にどのように終端されているか (あるいはいないか)、 そして様々な接続ワイヤが撚り合わされているかどうかにも依存するであろう。
AC/DC 電力変換器の出力は適切な負荷がかけられているべきである。 もし、ある DC/DC コンバータが、実際には、 シャーシの近くを引かれた 300mm のツイスト・ペア線を介して、 100個の 100nF 積層セラミック・デカップリング・コンデンサを持つ PCB に 3.3V 10A を供給するのであれば、 そのコネクタ・ピンに 3Ω 50W の抵抗を半田付けして試験すべきではない。 そうではなく、製品内でそうなるであろうように、 シャーシの近くに引かれた 300mm のツイスト・ペアの先に 抵抗と 10μF の積層セラミック・コンデンサを取り付ける。 さもなくば、変換器の RF 安定性、そしてそれが発生するコモン・モード RF ノイズ電流は、 試験されないことになるだろう。
別の PCB 上の CMOS ゲート入力をある程度の長さのワイヤを介して駆動することは、 その出力コネクタのピンを開放のままとすることと同一ではない。 それは、CMOS ゲート入力容量を模擬するための ローカルな 0V 基準 (通常は PCB が取り付けられるシャーシの別の箇所) に接続された 3〜4pF のコンデンサに接続された、 現実にそうなるであろうように引かれた同じ長さの同じ種類のワイヤを必要とする。
3pF は 1GHz で 53Ω、より高い周波数ではさらに低いインピーダンスを持ち、 簡単に無視できるようなものではない。 そして、ワイヤのシャーシやその他の金属構造に対するキャパシタンスは、 通常は 3pF よりもかなり高くなるであろう。
もし試験される PCB 上の回路が発生や分析するアナログ信号やデジタル・データが、 現実では他の 49の信号やデータとともに 2m の長さのリボン・ケーブルで運ばれるのであれば、 そのために単一の短い導体だけを用いない。 浮遊容量とインダクタンス、そしてリボン・ケーブル内のクロストークは存在せず、 その測定結果は誤解をもたらすものとなることだろう。 正しいタイプの 2m のリボン・ケーブルを使用して、 0V と電力の導体とその他の信号／データに相当する正しい数の導体を含める (時には1つの信号やデータだけを49回用いることができ、 これは往々にしてクロストークについての最悪条件を代表する)。
製品のアセンブリのシグナル・インテグリティか EMC の コンピュータ・シミュレーションに馴染んでいる人には、 シミュレートされたシステムの細部が実際のものに近ければ より正確な (現実に即した) 結果が得られることがわかるであろう。 それは、「ハードウェア・シミュレーション」として考えることもできる この手法においても、全く同様である。
実際、プロトタイプの PCB アセンブリの Figure 2 に示すようなベンチ・テストで発生させて 放射、及び／もしくは伝導で結合させる必要がある、 それが発生するであろう DM や CM の電気的ノイズを見出すために、 まだプロトタイプの PCB として利用できない回路の コンピュータ・シミュレーションを行なうことができる。
例えば、スイッチ・モード電力変換器のノイズは 基本スイッチング周波数の1000倍に達する高調波成分を含むパルスの列であるので、 これをシミュレートするためには、それぞれの DC 電源レールに CM と DM の双方で デジタル・パルス発生器の出力を注入するために伝導性のノイズ結合手段を用いる。 予期されるスイッチング波形に対応するパルス幅と立ち上がり／立ち下がり時間の、 スイッチングの繰り返し率でパルスを出すように設定する。 10ns 以下でスイッチする適当なデジタル・パルス発生器の新品を £1,000 以下で購入できる。 (例えば、10MHz 以上までのアナログと任意波形にも対応する TG 5011)。
勿論、最終製品でそうなるであろうように組み立てられて接続された、 現実に用いられるであろう 実際の DC 電力変換器のプロトタイプから PCB に給電した方がより現実に近いであろう。 本物よりも上質なシミュレーションはない！
もしその DC レールが他の PCB のデジタル回路にも給電するならば、 クロック周波数の、エッジの速い狭いパルスで、そのノイズをシミュレートする。 デジタル・パルス発生器を使う必要はなく、 単にデジタル・クロック発生器を作り、そのクリック・バッファを通した矩形波を 小容量のコンデンサを用いて DC レールに CM と DM で結合させる。 注入される電圧ノイズを高くするためには、単にコンデンサの容量を変える。
ノイズの周波数、あるいは繰り返し率が未知で、 可能性のある範囲を試験するのは長くかかり過ぎる場合、 PCB が最も敏感な周波数のみを注入することで時間を節約できる。 3種類の敏感な周波数がある：
たとえこのテクニックに要するコストと時間が、このテクニックが回避する筈の、 製品のインテグレーションでの問題を解決するために必要となるであろうものと 同じであったとしても、プロジェクトへの経済的なリスクは低くなるであろう。
[1] The Physical Basis of EMC, Keith Armstrong, The EMC Journal, Part 1 - Issue 85, November 2009, Part 2 - Issue 86, January 2010, Part 3 - Issue 87, March 2010, Part 4 - Issue 88, September 2010
[2] The Physical Basis of EMC, Keith Armstrong, Nutwood UK October 2010, ISBN: 978-0-9555118-3-7, from www.emcacademy.org/books.asp
[3] EMC Design Techniques for electronic engineers, Keith Armstrong, Nutwood UK November 2010, ISBN: 978-09555118-4-4, from www.emcacademy.org/books.asp
[4] Maxwell's Equations, Quantum Electrodynamics, and good installation practices for SI, PI and EMC, Keith Armstrong, The EMC Journal, Issue 91, November 2010, pp 32-46, from the archives at www.theemcjournal.com
[5] Grounds for Grounding, Elya B Joffe and Kai-Sang Lock, IEEE Press, John Wiley & Sons, Inc., 2010, ISBN 97804571-66008-8
[6] Seventeen guides on doing emissions and immunity EMC testing to IEC and CISPR standards, by Keith Armstrong, free from www.reo.co.uk/knowledgebase
[7] Assessing an Electromagnetic Environment, Technical Guidance Note No. 47 (TGN47) from the EMC Test Laboratories Association, free from www.emctla.co.uk/ Pages/TechGuideMain.html
[8] EMC and Functional Safety, The IET, 2008, free from www.theiet.org/factfiles/emc/emc-factfile.cfm
[9] BOM cost and Profitability, Keith Armstrong, The EMC Journal, Issue 82, May 2009, from the archives at www.theemcjournal.com
[10] Getting What You Want, Keith Armstrong, The EMC Journal, Issue 77, July 2008, from the archives at www.theemcjournal.com
[11] Napoleonic Project Management, Keith Armstrong, The EMC Journal, Issue 80, January 2009, from the archives at www.theemcjournal.com
[12] Combined Effects of Several, Simultaneous, EMI Couplings, Michel Mardiguian, 2000 IEEE Int'l EMC Symp., Washington D.C., Aug 21-25, ISBN 0-7803-56802, pp.181-184.
[13] Measuring Structural Resonances, Doug Smith's Technical Tidbit, June 2006, http://emcesd.com/tt2006/tt060306.htm
[14] Benchtop EMC Testing Techniques for Medical Equipment - using loop probes to help test devices for electromagnetic compatibility, Scott Roleson, Medical Device & Diagnostic Industry Magazine, January 1998, www.devicelink.com/ mddi/archive/98/01/025.html
これは、EMC+Compliance Journal に掲載された記事を、 その許諾を得て T. Sato が翻訳したものです。 この翻訳については、原著者らはいかなる責任も持ちません。 これについての意見、質問などは VEF00200@nifty.com (T.Sato) 宛にお送り下さい。
Last update: 2011-05-01