[ Home > 電気製品の EMC/安全適合性 > EMC+Compliance Journal より ]

RF イミュニティのためのアナログ回路設計

by EurIng Keith Armstrong, C.Eng, MIET, MIEEE, www.cherryclough.com

翻訳: T.Sato


なぜアナログのイミュニティ設計を考えるのか?

ほとんどのアナログ IC での最大の問題は、 線形動作周波数範囲外の無線周波雑音の復調と相互変調に対する感受性である。

残念ながら、この問題の予言者として働き得るデータシートの仕様はない。 一般的な規則として、バイポーラ・オペアンプは BiFET タイプのものよりも 20dB 程度弱い [1]。

今は、ある種のオペアンプは、LMV831 シリーズのように RF 雑音に対して「強化」されたものが入手可能であるが、 それらの回路でさえも依然として 以下で述べる良い EMC 設計テクニックの使用を必要とするかも知れない。 この記事は、より伝統的な「通常」のオペアンプの使用を仮定する。

Figure 1
Figure 1

Figure 2
Figure 2

非常に「低速」なオペアンプでさえも、用いられている帰還方式と無関係に、 そのどのピンへの RF 干渉にも非常に敏感であり、 この状況を Figure 1 に図示する。

全ての半導体は、それを半導体として有用なものとする非線型性に伴い、 RF の復調や相互変調を生じる。 それらは良い設計のデジタル回路が持つ雑音閾値を持たないため、 復調と相互変調はアナログ回路では非常にありふれた問題である

低周波アナログ設計者の一部が信じることとは逆に、 Figure 2 の実製品の試験結果が示すように、 「低速」のオペアンプでさえも携帯電話の周波数以上の干渉を無邪気に復調する。

そのオペアンプが 1MHz に過ぎない GBW を持つにもかかわらず、 500MHz よりも 1GHz の RF フィールドに曝された時の 出力誤差の方が悪かったことに注意されたい。 これについてのより詳しいことは、[2] の 4.3.2章を参照されたい。

非常に多くのアナログ回路設計者は、2001年に、 欧州で販売されるほとんど全ての CE マーキングされた電子製品に 変調電界を用いた 150kHz から 1GHz の RF 放射電界試験が適用されるようになった時に、 大きな関心と雇主に対する大きなコストのもとで、上の問題を最初に見出した。 適合試験で用いられた基本試験法は、IEC 61000-4-6 [3] (150kHz から 80MHz まで)、 そして IEC 61000-4-3 [4] (80MHz から 1000MHz まで) である。

この時期に影響を受けた製品のタイプは、 電話器ハンドセットやその他の音響機器 (特に非常にハイスペックの専門家向け音響製品)、 ビデオ、そして計装 (例えば温度、流量、質量、歪みなどの測定と制御; 基本的にはマイクロボルト出力のトランスジューサに頼る任意の計装) を含む。

復調問題を避ける

勿論、低周波アナログ回路については、復調を生じないように 全ての RF を除去するフィルタとシールドを付けることが往々にして可能である。 だが、これらのテクニックの使用は、製品を必要なものよりも大きく、 より重く、そしてより生産コストを要するものとし、製品の競争力を下げる。

20kHz 以上の帯域幅のアナログ回路では、150kHz で始まる IEC 61000-4-6 イミュニティ試験 [5] で充分に良い性能を与える、 機能上の帯域幅に影響しない手頃なフィルタを見付けるのは相当困難となり得る。

復調の防止を、そして ヘビーデューティーなフィルタとシールドの必要性の低減を助けるため、 アナログ回路は RF 信号に曝されている時に 可能な限り線形で安定であり続ける必要がある。

これは帰還回路で特に問題となる。 通俗的な信念に反して、 オペアンプの積分器接続 (出力から反転入力への積分コンデンサ) は、 高い周波数における低い位相余裕のため、そして IC のリードフレームやボンディング・ワイヤのインダクタンスと 入力トランジスタの静電容量に伴う RF での位相シフトと共振の存在のため、 全ての帰還構成の中で最も安定性が低く、最も RF 復調問題を起こしやすい。 ユニティー・ゲイン安定なオペアンプの使用は ほとんどの場合にこの問題をごまかすことを助け得るが、これは解決ではない。

Figure 3
Figure 3

帰還回路の安定性と線型性は、Figure 3 に示すように、 被試験回路の入力と出力のフィルタ全てと出力の負荷を取り除き、 非常に速いエッジ (立ち上がり時間 < 1ns) の矩形波を 50Ω 信号源から入力に (そしておそらくは小さいコンデンサを介して出力と電源に) 注入することで、 通常の試験器具を用いて試験できる。

その点での良い矩形波を維持するため、 50Ω 信号源は回路の入力の箇所で 50Ω で終端しなければならない。 クリップを避けるため、試験信号の振幅は 出力の PK-PK 電圧が最大値の 30% 程度となるように設定すべきであり、 その基本周波数は回路の意図された通過帯域の中心付近とすべきである。

回路の出力のスルーレート、オーバーシュート、そしてリンギングを、 (少なくとも) 300MHz のオシロスコープとプローブで観測する (音響や計装の回路についてであっても)。 高速アナログ回路に対しては、それに応じて高速なオシロスコープを用い、 適切な高速プロービング・テクニックを用いるように充分に注意する。

帰還回路は、スルーレートが最大となり、 オーバーシュートが低くなるように調整すべきである (信号の通常の高さの 50% 以上の高さは不安定性を示す)。 長期間のリンギング (例えば2サイクルよりも長いもの) や 振動のバーストも不安定性を示す。

その理念は、回路をできる限り線形に保ち、それによって 線形で安定な動作の範囲をできる限り高い周波数まで延ばすことである。 回路の周囲の受動 RF フィルタが、残りの始末をするであろう。

帰還回路での良い安定性の達成は、通常は容量性負荷を 帰還ループ外の小さい抵抗やチョークでバッファすることを必要とする。

小容量、例えば 4.7pF 前後の帰還コンデンサは通常は安定性のために良く、 積分型帰還回路はほとんど常に、 10pF 程度以上のそれぞれの帰還コンデンサと直列に 小さい値の抵抗 (しばしば 560Ω 程度の) を必要とするであろう。

PCB の配置と引き回しも重要な要因となり得るし、 通常は 0V グランド・プレーン ――「銅ベタ」ではなく実際のプレーン; [6] の第4章を参照―― も必須とわかるであろう。

異なるロットの IC は大きく異なる安定性能を持ち得るが、 どの性能が重要であるかが既知の場合でさえも、 その速度、線型性、そして安定性を確認するために 最悪条件の IC のサンプルを入手することは困難であろう。

だが、典型的なデバイスを通常の動作で出会うであろうよりも広い温度範囲、 例えば -30℃ から +180℃ に冷却/加熱して IC の許容限界を模擬し、 回路がその全温度範囲にわたって 達成が可能な限り高速で安定であることを確かめることは容易である。

ある製造業者の典型的なデバイスで、 回路が全温度範囲にわたって高速で、線形で、安定である時、 量産で有用な回路となる良い見込みがある。

帰還回路内のアナログ IC にセカンド・ソース品を用いる場合、 それぞれの製造業者の典型的なデバイスで、 全温度範囲を用いた上の試験を繰り返し、 それら全てが速度、線型性、そして安定性に関して 受け入れられる結果を与えるように回路を修正する。

設計者によってはタイムドメインよりも周波数ドメインでの作業に慣れており、 この場合、上で述べた手法は、代わりに掃引周波数入力を用い、 出力をスペクトラム・アナライザで測定するように変更できる。 スペクトラム・アナライザの入力を過負荷としないように注意すること。

他のアナログ回路テクニック

決して、EMC のためのフィルタや RF 帯域幅の管理を、 能動回路を用いて行なおうとしないこと ―― 帰還ループ外の受動 (望ましくは RC) フィルタのみを用いる。

積分帰還法は、オペアンプが その回路のために必要な閉ループ・ゲインよりも充分に高い 開ループ・ゲインを持つ周波数でのみ有効である。 それは、より高い周波数での応答を制御することはできない。

高速で、安定で、線形な回路を達成した後、その全ての接続に 受動フィルタやその他の抑制手段 (例えばフォトカプラ) が必要かも知れない。 同じ製品内の任意のデジタル回路は内部相互接続全てにノイズを引き起こし、 全ての外部接続は外部電磁環境の影響を受けるであろう。

それぞれの IC に関係するフィルタは、 そのローカルな 0V プレーンに接続されるべきである。 フィルタ設計は、DC から数 GHz までの保護を与えるための電気的分離 (例えばトランスやフォトカプラ) と組み合わせることができる。 平衡 (差動) 入出力の使用は、低い周波数での良い除去を維持しながら、 フィルタ寸法の低減を助けられる。

入出力フィルタは外部ケーブルが接続される箇所には常に必要であるが、 オペアンプが専用の 0V プレーン上の PCB トレースによって 他のオペアンプに接続される箇所では不要かも知れない。 シールドなしエンクロージャ内の任意のワイヤ接続は そのアンテナ効果のためにフィルタを必要とするかも知れず、 デジタル処理やスイッチ・モード・コンバータも含む シールド・エンクロージャ内のワイヤ相互接続もそうである。

アナログ IC は、デジタル IC と全く同様に、 電源と電圧基準のピン全てとローカルな 0V プレーンのあいだに 高品質の RF 減結合を必要とする。 だが、アナログ IC は、 通常は 1kHz 以上では電源雑音除去比 (PSRR) が良くないことから、 しばしば低周波での電源減結合も必要とする。 それぞれのオペアンプ、コンパレータ、あるいはデータ・コンバータの それぞれのアナログ電源レールに、RC や LC のフィルタが必要かも知れない。

関心のある全周波数範囲にわたって所望の PSRR を達成するためには、 そのような電源フィルタのコーナー周波数とスロープは デバイスの PSRR のコーナー周波数とスロープを補償すべきである。

伝送線路テクニックは、 往々にして高速アナログ信号 (例えば RF 信号) のためにのみ考慮されるが、 正しく整合した任意の長さの伝送線路は非常に良くないアンテナとして振る舞い、 従って環境から RF 信号をあまり拾い上げないので、 低周波信号のイミュニティの改善のためにも有用となり得る。

それは電界に非常に敏感であるので、 一般に、高インピーダンスの入出力の使用を避ける。

製品からのエミッションの大半はコモン・モードの電圧と電流によって引き起こされ、 環境の電磁的な脅威 (イミュニティ試験で模擬される) の大半は コモン・モードであるので、アナログ回路での平衡送受信テクニックの使用は、 クロストークの低減とともに、EMC の上での多くの利点を持つ。

平衡回路は2つの導体を逆相 (±) の信号で駆動して、 0V 系をリターン電流経路として使わず、時に差動シグナリングと呼ばれる。

コンパレータは、雑音や干渉に伴う誤った出力遷移を防ぐために、 またトリップ点の近くでの振動を防ぐために、 常にヒステリシス (正帰還) を持つように設計されなければならない。 本当に必要であるよりも速い出力スルーのコンパレータを使用しない (すなわち、dV/dt を低く保つ)。

Figure 4
Figure 4

Figure 4 は、上で述べたテクニックのいくつかを適用した 単純なオペアンプ回路 (反転増幅器) を示す。 回路がシングル・エンド・シグナリング (すなわち信号リターンとして 0V を用いる) を用いており、 平衡でないとしても、入出力フィルタでのコモン・モード・チョークの使用は 通常は EMC 性能を改善するであろう。

入出力フィルタは外部ケーブルが接続される箇所には常に必要であるが、 オペアンプが専用の 0V プレーン上の PCB トレースによって 他のオペアンプに接続される箇所では不要かも知れない。 シールドなしエンクロージャ内の任意のワイヤ接続は そのアンテナ効果のためにフィルタを必要とするかも知れず、 デジタル処理やスイッチ・モード・コンバータも含む シールド・エンクロージャ内のワイヤ相互接続もそうである。

アナログ・コンポーネントの選択

IC のイミュニティ試験のための規定と規格が策定中であり、将来は、 RF イミュニティ仕様をデータシートに含むアナログ IC を 購入できるようになるかも知れない。

アナログ IC の一部は、それ自身が放射フィールドに特に敏感である。 それらは PCB のグランドプレーンにハンダ付けした 小さい金属の箱でのシールドから恩恵を受けられるかも知れない (充分な放熱も与えるように注意する)。

プロジェクトの初期に誤った IC を選択することを避けるために、 その製造業者の評価ボードで、 シングル・ターン・ループ・プローブと RF 信号発生器を用いて イミュニティを試験することが推奨される。 このテクニックに関するより詳しいことは、[2] の 4.4.1章で見られるであろう。

異なるロットの、セカンド・ソースの、 あるいはマスク・シュリンクされたアナログ IC は、 エミッションとイミュニティの双方に関して、 著しく異なる EMC 性能を持ち得る。 連続生産での継続的な適合を確かとするために、 これらの問題を設計、試験、あるいは購買によって管理することが重要である。 同一の型番と製造業者のいくつかのロットの IC は、異なる EMC 性能を持ち得る。

大口のユーザーは、通常は、 マスク・シュリンクの事前の警告を与えるように、供給元と取り決めることができる。 これは、新しいマスク・シュリンクされたバージョンに どのように対処するかを見付けようとしているあいだ生産を維持するのに充分に、 「古い」 IC を購入できるようにする。

製品内の IC でどのシリコン・チップが用いられるかがわかっていれば、 製造業者のウェブサイトから将来のマスク・シュリンク計画を見付け、 それに応じて予定を立てることが往々にして可能であるものと理解している。

どのような理由のためにであれ、 新たなロットが異なる EMC 性能を持つかどうかを見るために、 IC の EMC 性能の簡単な受け入れ検査を行なうことが可能である。 これは問題を早期に見付け、金を節約することを助ける。

そのような簡単な確認は、上で述べた シングル・ターン・ループ・プローブ・テクニックに基づいて行なえる。 その代わりとしては、不適合の、あるいは信頼できない製品の出荷の防止のために、 連続生産中の抜き取りベースでの EMC 試験が必要となるが、 EMC 性能が変化したコンポーネントの検出には、 受け入れ検査におけるよりもかなりコストを要する。

敏感な、あるいは高速なアナログ部品 (そしてデータ・コンバータ) の製造業者は、 しばしば、EMC や S/N のための、回路設計、 及び/もしくは PCB レイアウトに関するアプリケーション・ノートを公表している。 これらの一部は、彼らの顧客の真のニーズへのいくらかの理解を、 そして関心を持つことを示すことができ、 購入の決定に際してのバランスを覆すことを助けるかも知れない。 だが、一点接地のような 良くない EMC 設計テクニックの使用を推奨するアプリケーション・ノートに 注意すること ([6] の 4.3章を参照)。

参考資料

[1] "HPM effects on electronic components", Gunnar Goransson, IEEE 1999 EMC Symposium, Seattle, August 1999 (pages 543-548 in symposium record), ISBN: 0-7803-5638-1

[2] "EMC Testing Part 4 - Radiated Immunity" One part of a seven-part series in the EMC Compliance Journal, www.compliance-club.com/KeithArmstrong.aspx

[3] "A Practical Guide for EN 61000-4-6, Testing and measurement techniques, Immunity to conducted disturbances induced by radio-frequency fields", Keith Armstrong, Oct 2004, Version 2 Jan 2006, www.reo.co.uk/knowledgebase

[4] "A Practical Guide for EN 61000-4-3, Immunity to radiated radio frequencies", Keith Armstrong, Feb 2006, www.reo.co.uk/knowledgebase

[5] IEC/EN61000-4-3, "Testing and Measurement techniques - Radiated radio-frequency, Electromagnetic field immunity test"

[6] "EMC for Printed Circuit Boards - Basic and Advanced Design and Layout Techniques", Keith Armstrong, February 2007, ISBN: 978-0-9555118-1-3 and 978-0-9555118-0-6, order via http://www.emcacademy.org/books.asp.


Copyright (C) 2009 Nutwood UK Ltd.

これは、EMC+Compliance Journal に掲載された記事を、 その許諾を得て T. Sato が翻訳したものです。 この翻訳については、原著者らはいかなる責任も持ちません。 これについての意見、質問などは VEF00200@nifty.com (T.Sato) 宛にお送り下さい。

Last update: 2009-11-28