[ Home > 電気製品の EMC／安全適合性 > EMC+Compliance Journal より ]

コモン・モード干渉を理解する

by Dr Jeff Chambers, Westbay Technology Ltd

概要

干渉電流の流れが機器に影響を及ぼす基本的なメカニズムは EMC 技術者には良く知られているものの、デジタル・ベースの回路の設計者は、彼、あるいは彼女の製品を EMC 評価を通して開発するためにはそのような理解を必要とされないであろう。そのような明確な意識が突如として必要となるのは、RF イミュニティ試験中におそらくはロジック・デバイスのランダムなリセットの発生に直面する、 EMC テスト・ハウスにおいてのみかも知れない。この記事では、簡単な用語で、かつ RF 理論に頼りすぎることなく、差動、及びコモン・モード電流の流れの基本的な原理を示し、また可能な制御方法を説明しようとする。これによって、デジタル設計者は、発生している問題の解決のために、そして将来の設計におけるその予測のために、より良く備えられる筈である。

干渉電流の発生

Figure 1: 電界中の矩形ループは周波数が上昇すると増加する電圧を生じる。一連のカーブは、1m、0.5m、0.2m、及び 0.1m のループ高さについてのものである。

Figure 2: 電界中に置かれた、外部ケーブル AB、及び CD を持つ機器。

RF フィールド中に置かれた Figure 1 に示すような矩形ループは、フィールド周波数の電圧 V を発生するであろう。 Figure 1 に示したグラフは、一連の極大点と極小点が生じるまでは、その電圧が周波数の上昇に伴って増加することを示している。この電圧はループの高さにも比例する； 1V/m のフィールド中の高さ 1m のループは 10MHz で 1V の電圧を生じ、これはループの高さが 0.1m になると 0.1V に低下する。

Figure 2 に示すように、他の機器への外部接続を持つ機器が RF フィールド中に置かれている場合を考えよう。最初の理解を容易にするために、その機器には金属のエンクロージャが付けられ、またその機器と外部ケーブルの元とのあいだにグランド・リターン経路が示されている。だが、浮遊容量がその経路を提供することから、たとえ結線された接続が与えられないとしても、無線周波数において機器の回路からのグランド・リターンが存在するであろうことに気付くことが重要である。ループの概念に戻ると、Figure 2 の回路からこれらのループを規定でき、そこに示した電流を生じることは明らかである。

ループ 1 ABCDA は外部ケーブルとそのリターンとによって形成され、外部フィールドからの、機器の入力に流れ込んでリターンから戻る電流を生じる。これは I_dm として示されており、これは差動モード電流である。

ループ 2 ABEFA は外部ケーブルとグランド・リターンとによって形成され、その電流は機器の入力に流れ込んでグランド経路から流れ出る。この電流は I_cm として示されており、これはコモン・モード電流である。ループ 3 DCEFD は外部ケーブルのリターンとグランド・リターンから生じ、ループ 2 と同様、コモン・モード電流は機器に流れ込んでグランド経路から流れ出る。 Figure 2 で示唆されているように、コモン・モード・ループは往々にして浮遊容量によって完成される。

実際の多くのシステムにおいては、外部ケーブル接続とそのリターンは、通常は同一のケーブル・シース内で、互いに物理的に近接しているであろう。だが、そのグランド経路は、たとえそれが明白な導体の存在によって規定できるとしても、機器への外部ケーブル接続から遥かに大きな距離を持つだろう。

最初の方のループの大きさについての議論への参照は、このコモン・モード電流が差動モード電流よりも遥かに大きいであろうことを示唆する。

上で示されたジオメトリは直截的なもののように見えるが、放射フィールドから生ずる実際の電流は、その外部ケーブルの両側の回路の RF 特性、ケーブルの分布容量やインダクタンス、そして機器内のグランド経路や外部のグランド経路の特性に依存するであろう。この多くは定義することが難しいかも知れない。

干渉電流の影響

Figure 2、特にループ 1 への参照は、差動モード電流が電子機器の入力回路に電圧を生ずるであろうことを示す。それがデジタル入力であると仮定すれば、その影響は入力ゲートのスレッショルド電圧を超えるかどうかに依存するであろう。

ループ 2、及び 3 の検討は、コモン・モード電流がグランド経路を探すことを示す。入力回路の近くにグランドへのローカルなはっきりとした低インピーダンス経路があるかも知れない；そうでなければ、その電流は分布浮遊容量を通ってグランドに流れ、それは PCB 配線やグランド配線に RF 電流を流れさせるであろう。結果的な電圧低下は、電子回路内において意図された信号電圧の変調を、そして結果的には妨害を生じるかも知れない。

干渉電流の制御 ―― 最初のステップ

Figure 3: 伝導性干渉に対する「救急」反応。 (a) の並列コンデンサは入力に生じる差動モード電圧を低減する。 (b) に示す直列インダクタンスは浮遊容量を通してグランドに流れるコモン・モード電流を低減する。

Figure 4: カーブ 1 はフェライト・ビーズで典型的なものであり、50Ω 系で数 dB の損失を生じ、その一部は抵抗成分によって生じて RF 電力損失を引き起こす。カーブ 2 は巻線間に 5pF の自己容量を持つ 10μH 巻線インダクタの挿入損失を示す。

干渉電流の制御の試みは、順向的なもの ――設計中―― であるかも知れず、あるいは反応的 ――試験中に問題が発生した時―― であるかも知れない。通常の反応的な出発点は、電子回路の入力間にコンデンサを付けることである； Figure 3 (a) に示すように、これは入力に生じる差動モード電圧を低減するであろうが、コモン・モード電流は低減しないであろう。上で議論したように、これはより大きな振幅と、より油断のならない影響の双方を加える可能性がある。

イミュニティ試験中の回路の誤動作を除こうとする EMC 試験中の次の試みは、 Figure 3 (b) に示すように、外部接続と直列にフェライト・ビーズや巻線インダクタを付けることかも知れない。これらは、コモン・モード電流レベルを、それぞれ違った形で低減するであろう。 Figure 4 は、２つの挿入損失のグラフを示す (Westbay Compufilt によって作られた)。フェライト・ビーズは典型的には数十 MHz から数 100MHz の範囲で数十Ωから数百Ωのインピーダンスを与え、これは、カーブ 1 に示すように、数 dB の挿入損失を与えるのには充分である。ビーズのインピーダンスは、小さな並列漏洩容量によって引き起こされる共振を制動する、誘導性と抵抗性の成分から成っている。

巻線インダクタの不利な点は、比較的低損失であり、巻線間に高い自己容量を持つことである。これは、共振点で高いピークを持ち、それ以降は急速に低下する、 Figure 4 のカーブ 2 に示すような種類の挿入損失特性を生じる。限られた周波数範囲内では循環電流の大きな低減が生じるのは明らかであり、電子回路がその範囲内でのみイミュニティ試験に不合格となるのであれば、改善が得られるかも知れない。

(ここで、シールド・ケーブルの使用について一言付け加えておくべきだろう；もしその外部導体がシールドされており、その機器が金属のエンクロージャやグランド・プレーンを持つならば、外部フィールドに対するイミュニティは大幅に改善されるであろう。しかし、現実の事例の多くにおいては外部ケーブルの選択は機器設計者ではなくエンド・ユーザーによって行なわれ、この記事の目的においては、シールド・ケーブルは選択肢としては扱わない。)

干渉電流の制御 ―― PCB の評価

もしその機器が依然として試験に不合格となるならば、さらなる手段がとられねばならず、反応的な設計改善が順向的な設計方策に近付くのはこの点である。これは、理想的には PCB 設計の調査から始まる； EMC のための PCB 設計のトピックはここで網羅できるよりも遥かに詳細に書かれているが、２つの点をハイライトすることができる：

ボード上のそれぞれのデバイスに対する適切なデカップリング。

デバイスへの電圧の低下を許容できるようにするために、使用するコンデンサの大きさはスイッチング動作期間中に電流を供給するのに充分でなければならない。これは、ΔI を mA での所要電流、Δt を ns でのスイッチング時間、そして ΔV を許容できる電圧低下として、式 C = (ΔI・Δt) / ΔV pF によって調べられる。

グランド・プレーン、及び電源プレーンの使用。

これは小さいボードに対しては大きなものではないかも知れないものの、グランド・プレーンはボード上での直接的なピックアップに対するある程度のシールドを与えるであろう。グランド・プレーンの大きな利点は、配線と比較しての、高周波におけるその低いインピーダンスである。所期の議論は PCB グランド・システム内での電位差を誤った回路動作の原因としてハイライトしており、配線とグランド・プレーンの RF インピーダンスを比較することは有用である。

幅 5mm、長さ 100mm のグランド配線の 200MHz におけるインピーダンス： 105Ω

幅 200mm、長さ 100mm のグランド・プレーンの 200MHz におけるインピーダンス： 5Ω/□

従って、もし EMC 問題を呈している回路が２層板上に組み立てられているならば、グランド・プレーンと電源プレーンを持つ４層板への再設計によって顕著な改善を得ることができる。

干渉電流の制御 ―― 入力フィルタ

Figure 5: (a) のフィルタ回路は差動モードとコモン・モードの双方の減衰を与えるであろう。 (b) の挿入損失カーブは、(1) 1nF のチップ・コンデンサ、(2) 0.47μH のチップ・インダクタ、そして (3) それら２つの L-C の組み合わせの挙動を示す。

PCB 設計とレイアウトの検討の後で、入力フィルタ設計を扱うことができる。最も効果的な設計はインダクタとコンデンサを含むであろうし、これは差動モードとコモン・モードの双方の電流を減衰させ、デカップルするであろう。だが、コモン・モードのフィルタのためのコンデンサの使用は、ラインからグランドへのコンデンサの接続のために何らかの導電性のグランド・プレーンを必要とする。このためには、理想的には金属のエンクロージャを、あるいは金属のトレーや PCB のグランド・プレーンを用いることができる。役に立たないものは、コモン・モード干渉を PCB の周囲を引かれている 0V 配線にデカップルすることである。

Figure 5 (a) は、インダクタとコンデンサによって保護された機器に入る２本のラインを示している。差動モード電流は、L - Cx - L 回路によって減衰させられる。コモン・モード電流は、L - Cy 回路によって減衰させられる。これは流れる電流が少ない信号線に対するものである；例えば多くの主電源入力の場合のように、もしそれらの導体が相当の電流を運んでいるならば、ライン電流による磁束の打ち消しを可能とし、インダクタの飽和を防止するために、バイファラ巻のインダクタを使用するのが普通であろう。この場合、差動モード・フィルタはコンデンサ Cx のみから成るであろう。

実際の L、C、及び L-C フィルタのモデルの挙動の調査は有用であろう。巻線インダクタとチップ・コンデンサはそれぞれ自己容量と直列自己インダクタンスを持ち、これは Figure 5 (b) の挿入損失カーブ 1、及び 2 を生じる。それぞれが共振点において鋭いピークを持ち、それ以降は急激に低下する挿入損失を示す。これらのカーブは 50Ω の信号源と負荷のインピーダンスでモデル化されており、実際に正しいとは限らない。 Westbay Compufilt ソフトウェアによるモデリングは、コンデンサ・フィルタの挿入損失は系のインピーダンスの低下によって低下し、系のインピーダンスの増加によって増加することを示す。インダクタ・フィルタについては、その逆となる。

Figure 5 (b) のカーブ 3 は、L-C フィルタ (1nF、0.47μF) の損失曲線を示す；これは個々のコンポーネントが示すよりも高い損失と、より広い有効周波数範囲とを持つ。系のインピーダンス (現実にはこれは通常は不明である) の 50Ω からの変化の影響の調査は、 L-C フィルタは C や L 回路のみと比較して遥かに影響を受けにくいことを示す。

最後に、フィルタ回路は、物理的な入力位置の可能な限り近く、理想的には専用の PCB 上に、慎重に配置すべきである。もしその機器が金属のエンクロージャやトレーを持つならば、フィルタ回路はそれに短い低インピーダンスの接続で接続すべきである。

要約

この記事は、差動モードとコモン・モードの干渉電流の違いと、それらの電子回路に対する妨害作用の除去のためのアプローチのいくつかをを説明するために書かれた。基本的な理解が得られるように、可能な限り非分析的なアプローチを用いるようにした。機器に接続された外部ケーブルが、主電源、信号電圧、あるいはその双方の組み合わせのいずれを運んでいるとしても、アプローチには言外の違いはない。

これは、より詳細な分析を行なえないと言おうとしているのではない；例えば、Westbay Tools は、コモン・モード・フィールドによってシングル・エンドや差動入力の回路に引き起こされる入力電圧を示すいくつかのモデルを与える。だが、関係する多数の変数のため、精密な分析は滅多に可能ではないだろう。

これは、EMC+Compliance Journal に掲載された記事を、その許諾を得て T. Sato が翻訳したものです。この翻訳については、原著者らはいかなる責任も持ちません。これについての意見、質問などは VEF00200@nifty.com (T.Sato) 宛にお送り下さい。

Last update: 2004-09-05