[ Home > 電気製品の EMC／安全適合性 > EMC のための高度な PCB 設計とレイアウト ]
翻訳: T. Sato
これらの PCB テクニックは、以下のことが望ましい場合に有用である：
このシリーズでカバーするトピックは：
同じ著者による 1999年 の EMC & Compliance Journal の以前のシリーズ、 「Design Techniques for EMC」は PCB の設計とレイアウトに関する章 [1] を含んでいたが、 EMC のための最も基本的な PCB テクニック ――それらがどれだけ単純であるかとは無関係に、全ての PCB が従うべきもの―― をカバーしただけである。 このシリーズはウェブ上に掲載され、 このウェブ版はこれまでのあいだに著しく改善された [2]。 この著者による他の記事 (例えば [3] [4]) も EMC のための基本的な PCB テクニックを扱っている。 このシリーズは、これらの記事の基本的な設計情報を繰り返しはしない ―― それは、その上に構築される。
上述の記事と同様、このシリーズはこれらのテクニックがなぜ働くかには煩わされず、 単にそれらのテクニックとそれらがどのような時に適当であるかを述べるであろう。 だが、これらのテクニックは世界中の様々な設計者によって実際上良く証明されており、 それらが働く理由は学界では理解されているので、信頼して使用することができる。 このシリーズで述べられるそれほど証明されていないテクニックは少数であり、 これはそれが適当であれば明記されるであろう。
電子機器は、典型的には導電性のシャーシに取り付けられた PCB を用いて構築される。
ほとんどの PCB は分割されない 0V プレーンをその１つの層に持つであろう
(そして、もしそうなっていないならば、おそらくはそうすべきである ―― [1]〜[5] を参照)。
通常はその 0V プレーンとシャーシのあいだの少なくとも１つの電気的接続が、
通常は他の場所でなければ外部ケーブル・コネクタの近くに、
通常は固定の箇所にある ―― Figure 3A を参照。
PCB とシャーシのあいだで電気的絶縁が必要な場合があり、
この場合はその接続は適切な定格のコンデンサを通して行なわれる。
この記事は、
PCB 0V プレーンの局所シャーシへの接続に関係する EMC 設計の問題を議論する。
PCB の支持のために プラスチックのハウジング、エンクロージャ、あるいはその他の構造が用いられる場合、 それらが導電性にされている (例えば、メタライズ、導電性塗装、あるいは導電性フィラーの使用によって) ならば、 この記事の文脈における「シャーシ」として用いることができる。
PCB 0V プレーンをこの局所シャーシに接続することは、通常は EMC への恩恵を持つ； 鋳物や板金のシャーシは最良の恩恵を与える。 製造業者によっては単なるプラスチックのハウジングを使用し、 EMC 試験への合格を助けるために、 必要に応じてメタライズされた厚紙や PVC のシートを追加し、 あるいはハウジングの内面の一部に導電性塗装やメタライズを行なう。 それがむしろある種のシールドのように見える時には メタライズされた厚紙や類似のシートをシャーシと呼ぶことは難しいが、 それが PCB の全周を覆っていないならば、それをシャーシとして扱うのが最良である。
機器全体を設計している時、 我々が議論しているシャーシは RF 基準面と呼ばれることがあるもの ――異なった金属の (あるいは導電性の) 部品を 関係する最大の周波数において非常に低いインピーダンスを持つ接続を用いて 相互に接続することによって作られる―― の一部を形成する。 全面的にシールドされたエンクロージャは最良の RF 基準面を作るが、 シールドは必須ではない。
RF における最小インピーダンスの接続は、
金属面を他方に押し付けることによって達成される。
点での金属間接触は、
金属の面を他のものに押し付けることによって達成されるものよりも
高いインピーダンスを持つ傾向があるので、
EMC 設計者は通常は点での接触による接続の使用を避けようとする。
通常、それぞれの接続箇所が、
シャーシに押し付けられる金属スペーサに押し付けられる、
ソルダー・レジストで覆われていない
少なくとも直径 3mm の PCB パッドを持つことが推奨される。
PCB の外層のこれらのパッドと内層の 0V プレーンのあいだの良好な接続を、
Figure 3C に示すようなビア・ホールの環を用いて確かとするのが普通である。
金属‐金属接触面全てについて表面の良好な導電性が必要であり、 それらは製品の寿命のあいだに腐食すべきではない ―― 従って、それぞれの部分を錫のような同一の金属で滅金するのが最良である。 ネジやボルトのような固定は接触として頼られるべきではなく、 単に接続用コンポーネントの接触面がしっかりと押し付けられることを確かとすべきである。 ねじ穴を持つ固定式金属スペーサがしばしば用いられるが、 このスペーサをシャーシに固定する手段は、インピーダンスを加えず、 また腐食することなく、スペーサの全周での圧接を達成しなければならない。
EMC のためには、我々は往々にして DC までの全域で
低い接続インピーダンスが達成されるかどうかを気にしないので、
接続をコンデンサを通して行なうことを選択することがある。
PCB とシャーシのあいだで電気的絶縁が必要な場合、 容量性接続
(適切な定格の、場合によっては安全認証を受けたコンデンサを用いた) が唯一の解決である。
電気的に絶縁された医用回路は非常に厳しい漏洩電流規定に適合する必要があるかも知れず、
これは PCB と局所シャーシのあいだに使用できるコンデンサの総容量を制限し得る。
この場合、後述のテクニックのいくつかは使用できないかも知れない。
接続コンデンサを用いる場合の重要な考慮点の１つは、
それらは不可避にそれらと直列に現われる誘導性インピーダンス
(例えばトレースやビア・ホールに伴う) と組み合わさって自己共振を生じ、
Figure 3C に示すように、
限られた周波数範囲にわたってのみ低インピーダンスを与えるということである。
その自己共振周波数 (SRF) よりも上では、
コンデンサのインピーダンスは周波数に従って増加する。
実際、その傾斜は、コンデンサとそのパッド、トレース、そしてビア・ホールの
総誘導性インピーダンスによるものである。
全てのコンデンサはある程度の内部インダクタンス
――100V までの定格の小型積層セラミック・コンデンサについては典型的には 1〜2 nH の――
を不可避に持つ。
コンデンサを PCB に接続するパッド、トレース、そしてビア・ホールは、
その長さ 1mm 当たり 1nH 程度の割合でインダクタンスを持つ
(表面実装の代わりにリード付きコンデンサが用いられたならばリードについても同様)。
1GHz においては、1nH のインダクタンス (L) が加わるごとに、
6.3Ω の誘導性インピーダンスが加わる (XL = 2πf L)。
このテクニックは、PCB の 0V プレーンとシャーシのあいだに様々な種類の接続を用いる：
それぞれの用途は異なり、 容量性接続は通常は広帯域 RF 接続としては理想には達しないもの (Figure 3B 参照) であるにもかかわらず、時には混成接続を用いる良い技術的な理由がある。 それぞれの箇所についてどの種類の接続が最良の総合 EMC 性能を与えるかを EMC 試験に先立って知ることは往々にして困難であるので、 試作の PCB は Figure 3D に示すような 多目的接続パッド・パターンの使用によって恩恵を得られる。
DC、容量性、そして抵抗性 (後述) 接続のいずれが最良の構成であるか、
また使用する最良の定数は何かを見出すための、
実験的 EMC 試験 (例えば「予備適合」試験と呼ばれるもの) が推奨される。
DC/LF 陣営は、かつては一点接地 (あるいは「スター」接地) と呼ばれるものを それが信条であるかのように用い、 RF 陣営が何故多数のグランド・ループを作り出す多点接地を用いて 完璧に良好な DC/LF 回路を設計できるのかを問おうともしないようであった。
今日、多くの DC/LF 回路設計者は、 良好な RF イミュニティを達成し、EMC 指令適合試験に合格するには、 結局は多点接地を用いなければならないことを学んでいる。 彼らの一部は、PCB に良い「ソリッド」な分割されていない 0V プレーンを用意して それを「グランド」全てに用い、 その 0V プレーンをシャーシに複数の箇所で接続することが、 通常はイミュニティ規格への適合と 彼らの回路の機能性能の改善を大きく助けることを学んでいる。
いくつかの専門家向けオーディオ機器で、 多点での PCB‐シャーシ接続を持つ分割されていない 0V プレーンへの 伝統的な一点接地からの変更が、オーディオ帯域雑音レベルを 物理的に達成可能な下限であると何十年ものあいだ見倣されていたものよりも 10dB 下まで低減した ([6]〜[8] を参照)。 同様の多点接続アプローチは、大きなオーディオ設備でも非常に良好に働き得る ([6]〜[11] を参照)。
だが、EMC のためにコンデンサを通しての多点接続を達成しながら 一点シャーシ接続の古き伝統を残そうとして、 「混成」接続を用いる DC/LF 回路設計者を依然として見掛ける。 残念ながら、その結果は信号雑音比、費用、及び／もしくは EMC のために 最適には達しないものとなり得る。 費用効果の良いエンジニアリングのためには、 伝統的な設計テクニックを疑問を持たずに受け入れるべきではない。
0V プレーンは、ボード外導体 (例えばケーブル) が PCB の異なった部分に接続される場合に、
特に価値がある。
これらの導体の長さは往々にして効率的な「偶発的アンテナ」となり、
それらが取り付けられる PCB の異なった部分のあいだの同相電位差を低減することは
それらの放射を低減する優れた方法である。
外部電磁環境からの結合 (ボード外導体を注入の主な源とする) によって
RF 同相電流が PCB に注入された場合、
PCB の 0V 構造がより低い伝達インピーダンスを持つならば、
結果的な信号電圧雑音が低くなり、回路の動作に干渉しにくくなる。
良く設計された 0V プレーン (このシリーズの次のパートを参照) の伝達インピーダンスは、
PCB トレースやワイヤの伝達インピーダンスよりも何桁も低くなる。
プレーンの低い伝達インピーダンスの利益を得るためには、
プレーン領域を出る全てのトレース、ワイヤ、あるいはケーブルは、
そのシールドの「360°接続」、
あるいは 0V プレーンに接続されたコンデンサによるフィルタによって、
プレーンに RF 接続されねばならない。
0V プレーンを多点でシャーシに接続することは
その伝達インピーダンスをプレーンのみで達成できるよりも低減することを助け、
従って EMC 性能の向上を助ける。
金属シャーシは PCB 内の銅の層で達成できるよりも低い抵抗を持ち、
従ってそれらはプレーン自身が達成できるよりも遥かに低い周波数
――DC までも―― における伝達インピーダンスの低減も助ける。
上記の理由から、少なくとも PCB の 0V プレーンのそれぞれの角で、
そしてそれぞれのボード外導体が出入りする点の近くで
0V プレーンをシャーシに接続することが通常の EMC プラクティスである。
Figure 3E は 0V プレーンのシャーシへの接続による
PCB の伝達インピーダンスの低減による恩恵の１つを示す。
PCB 上には多数の RF 電圧発生源がある。 0V 系を流れる信号還流電流は RF 電圧の発生源の１つである (上と Figure 3E を参照)。 回路の外部電源 (例えば AC 電源) のインピーダンスを流れる RF 電流は、 RF 電圧のもう１つの発生源である。 回路内の信号は、そのスペクトラムにある程度の RF 成分を持つかも知れない (デジタル信号は常にそうである)。 トランジスタや IC 自身 (特に放熱器が取り付けられているもの) の RF 電圧は、 動作周波数が高まるとさらに顕著となる。
従って、PCB の 0V プレーンをシャーシに接続するもう１つの理由は、 それらの周縁電界からの放射を低減するために、 それらのあいだの RF 電圧を均等化することである。 PCB と近傍のシャーシのあいだの RF 接続の向上がイミュニティの改善を助けるという、 相補的な主張を行なうことも可能である。
同相エミッションの影響の低減が、 PCB がしばしば 0V プレーンと局所シャーシのあいだに、 PCB の最大の周波数の雑音放射の発生源の近くに位置した接続を 少なくとも１つ持つ理由である。 これは、往々にしてクロック・オシレータやクロック・バッファ、 あるいは強力なマイクロ・プロセッサ、ゲート・アレー、 もしくはデジタル・シグナル・プロセッサのような VLSI 集積回路 (IC) である。
このため、PCB‐シャーシ接続の基本的なガイドラインは、 少なくとも 0V プレーンのそれぞれの角、 それぞれのケーブル・ポートの近くに少なくとも１つ、そして それぞれの高速デバイスの近くに少なくとも１つの PCB‐シャーシ接続を要求する。
さて、PCB‐シャーシ接続の基本を理解したので、
このシリーズの第1部で述べた技術上の点に伴う
関係する最大周波数の継続的な上昇によってもたらされる、
設計上の問題の議論に移ることができる。
EMC 指令の整合エミッション規格は試験する上限の周波数を限定しているかも知れないが、 EMC 指令の必須保護要求への適合のためには、400GHz までの全ての周波数において 他への害を引き起こし得るエミッションが許容されないことを指摘しておく価値がある。
イミュニティについても同様である。 ほとんどの該当する整合イミュニティ規格では、 妨害の種類、レベル、そして周波数の範囲が限定されているが、 EMC 保護要求への適合は機器が 400GHz までの実際の電磁環境に充分に耐えることを必要とする。 (EMC 指令の 400GHz の限度は、この周波数よりも上の信号が、 赤外線、そして可視光、紫外線、X 線などと見倣されることからきている。 これらは全て電磁現象であるものの、それらは EMC 指令ではカバーされない。)
従って、最も適当な EN や IEC の EMC エミッション／イミュニティ規格の 現在の版に対して単に試験するだけでは、 EMC 指令への適合を確かとするためには充分ではなく、 顧客の満足を確かとするためにも充分ではない。 使用される電子技術がその規格でカバーされる最大の周波数よりも上で エミッションを引き起こし得る場合には、そのエミッションが過大であり、 干渉を防止するためには抑制が必要であるかどうかを見るために、 (少なくとも) 簡易的な試験を行なうことが推奨される。
イミュニティの場合、問題は、その機器の動作環境に、 その最も適切なイミュニティ規格でカバーされるよりも高い周波数の 周囲雑音の顕著な発生源が存在し得るかどうかである。 もし存在するのであれば、それらの周波数に対する感受性が顕著であるかどうか、 そして実際の運用で干渉を受けることを防止するために 機器を変更する必要があるかを見るために、 (少なくとも) 簡易的な試験を行なうことが推奨される。
回路の動作が、周縁電界を生じる PCB とシャーシのあいだの電位差を引き起こすという事実は既に述べた。 EMC 技術者の一部は、PCB の 0V プレーンとその近傍のシャーシから成る構造を 伝送線路法を用いて分析する。 彼らは、それらが互いに接近すると外部電磁環境との結合が少なくなることを見出した [13]。 Figure 3G は、これを視覚的に示す。
PCB‐シャーシ間隔が半波長よりも大きい場合、 間隔を減らすことはおそらくは伝送線路構造と外部環境のあいだの結合をより効率的にさせ、 エミッションを増加させてイミュニティを悪化させ得る。 この問題に対する解決の１つは、 その間隔が半波長よりも充分に近いことを確かとすることである。
PCB がそのシャーシに近付けば、それらのあいだの接続のインピーダンスは低下する。 インダクタンスは長さに対して線形に増加し、 PCB のシャーシからの間隔を半分にすることはその長さを半分にする (従って自己インダクタンスを半分にする) であろう。 PCB‐シャーシ接続のインダクタンスを低減することは 総合的な伝達インピーダンスに関する恩恵を持ち、 また還流同相電流を PCB により速やかに戻すことを助け、 エミッションとイミュニティを２つの方法で改善する。
最後に、より近い間隔は PCB とシャーシのあいだの空洞共振周波数 (後述) を上げる
―― それほど大きいものではないが、助けとなる。
下の Figure 3L の黒いカーブは、PCB‐シャーシ構造の一例の測定結果である。 共振点において、構造はその外部電磁環境と非常に良く結合し、 非常に効率的な「偶発的アンテナ」となる。 それはエミッションを増大させ、イミュニティを悪化させるので、 これは我々が望むことではない。 共振点において、物理構造からのエミッションは 近傍の非共振周波数におけるよりも 20dB (あるいはそれ以上) 高くなり得る (そして、相補的な議論により、それらのイミュニティは 20dB 以上悪くなり得る)。
また、共振点において、PCB 上の回路と機器内のその他のものとの結合も増加する。 これはしばしばクロストークと呼ばれ、 信号雑音比やシグナル・インテグリティに対する問題を引き起こし得る。
このシリーズの第2部 [14] は PCB に実装されたシールド・カンの構造共振を議論し、 その Figures 2H と 2J は それぞれクロストークやエミッションへのそれらの構造 (空洞) 共振の影響を示している。 PCB とシャーシのあいだの空洞の構造共振に伴って全く同一の問題が生じ [15][16]、 これがこのシリーズのこのパートでカバーされるトピックである。
もし PCB‐シャーシ接続が矩形の PCB の４隅にのみあるならば 分析すべき１つの空洞のみがあるだろうが、 往々にしてそれよりも多くの接続が、従ってより多くの (そしてより小さい) 空洞がある。 ほとんどの場合、最も関心があるのは、その空洞の最長の対角に関連する、 PCB‐シャーシ接続構造の最初の (最も低い) 共振周波数である。
その角にのみ PCB‐シャーシ接続を持ち、 PCB‐シャーシの間隔が小さい (通常の状況のように) 構造の、 あり得る共振周波数の粗い分析は充分に容易であり、以下の式を用いる：
flowest = 150 √{ (L2 + W2)-1 } (L と W が mm の場合、GHz で)
ここで、L と W はそれぞれ PCB の 0V プレーンの長さと幅である。 例えば、シャーシから 5mm の間隔が設けられ、その４隅で接続された、 160×120mm の PCB 0V プレーンは、その最低の共振周波数を 0.75GHz 前後に持つであろう。
我々の構造は 少数の箇所でゼロでないインピーダンスで相互に接続された開かれた縁を持つ 単なる２つの金属板であるのに対して、 上の式は全面的に金属で囲われた空洞の内側の共振に基づいているので、 粗い近似に過ぎない。 そのような構造は、関心のある周波数で実際に何が起きているのかをシミュレートするためには、 ３次元フィールド・ソルバを必要とする。
空洞が１辺にのみ (例えば２つの角にのみ)、 あるいは２つの隣接する辺に (例えば３つの角にのみ) PCB‐シャーシ接続を持つ場合、 最小の共振周波数の粗い近似は：
flowest = 75 √{ (L2 + W2)-1 } (L と W が mm の場合、GHz で)
設計者によっては、信号の立ち上がり／立ち下がり時間は知っているが、 関係する最大の周波数は知らない。 この場合、λ/10 のガイドで与えられる寸法は、 実際の立ち上がり時間 (あるいは、その方が短いならば、立ち下がり時間) を ns で表したものに 100mm を掛けたものと等価である。 ダイ・シュリンクは、通常はデータ・シートの最大値よりも遥かに速い 実際の立ち上がり／立ち下がり時間を持つ IC という結果となるので、 データ・シートの値ではなく、IC の出力ピンで達成される 実際の立ち上がり／立ち下がり時間を使うことが非常に重要である [12]。 もし CMOS や TTL のような飽和論理回路の 実際の立ち上がり／立ち下がり時間を知らないならば、 安全側とするためにデータ・シートの値を 10で割る。 非飽和論理回路 (ECL のような) については、データ・シートの値を 4で割る。 だが、これらの推定を用いるよりも、それらを測定する方が遥かに良い。
立ち上がり／立ち下がり時間を測定する場合： 測定する信号よりも充分に速い立ち上がり／立ち下がり時間 (理想的には 2倍速い) を持つオシロスコープとプローブを使用し、 オシロスコープの製造業者のアプリケーション・ノートで述べられている 正しい高周波プロービング・テクニックを使用する。 常に、その信号の発生源である IC やトランジスタの実際のピンで測定する。
|
|
Mark Montrose [17] は、Figure 3H に示すように、 関係する最大の周波数において互いに λ/20 よりも離れていない接続の使用を推奨している。 彼は、空洞共振ではなく、ダイポール・アンテナの効率に基づいた議論を用いている。 λ/20 は λ/10 よりも良い性能を与えるであろうが、 所定の λ に対する接続の数を４倍にする。
PCB が衝撃や振動に際しての移動の制御のために充分な固定を既に持っているならば、 固定を必要とする余分な PCB‐シャーシ接続を追加することは組み立て時間を加えることになる。 だが、組み立て時間を増加させることなく PCB‐シャーシ接続を可能とする いくつものテクニックがある。 その１つを、Figure 3J の、 PC マザーボードとシャーシ (ぺースパン) のあいだの PCB‐シャーシ接続箇所の写真 (やや焦点が外れている) に示す。
このテクニックは、PCB に切り抜かれたスロットと合う
複数の垂直の突起 (「ラグ」) を作るために「セミ・パンチ」された板金のシャーシを用いる。
PCB はラグの上から押し込まれ、金属のスプリング・フィンガー・クリップが
そのスロットから突き出したラグと接触する。
Figure 3J に示した例は、
PCB をラグの上から押し込んだ後で横にずらすことによって
PCB をラグの位置に固定するようにラグの形状が作られていることから、
特に注目に値する。
PCB が横にずれてラグから外れることを防ぐための単一のねじ止めのみが必要であるので、
このマザーボードのそのベースパンへの組み付けは非常に素早くて簡単な作業である。
PCB に費すコストを最小とするという普通の衝動が抵抗となっている時に
可能となることがあるので、良い EMC 設計テクニックを
生産の総コストの節約と組み合わせられることは非常に報いが大きい。
もう１つのテクニックは、Figure 3K に示すように、
スプリング・フィンガーや導電性の「突起」がそのパッドとシャーシを接続できるように、
PCB の裏面に PCB パッドを設けることである。
導電性の突起 ――通常は小さい導電性ガスケット―― の代替として使用できる
様々な代替手段がある。
スプリング・フィンガーや導電性ガスケットは、 PCB とシャーシのいずれに取り付けることもできる。 スプリング・フィンガーは、 PCB パッドに半田付けすることのできる表面実装素子としても入手できる。 シャーシや PCB への組み立てを比較的容易にする、 多くの種類の粘着テープ付きのスプリング・フィンガーと導電性ガスケットも入手できる。 シールドやその他のものの製造業者の一部は PCB 0V プレーンのシャーシへの接続のために特に設計されたコンポーネントを生産しているが、 関係する最大の周波数がそれほど高くない (用途に依存するが、例えば 50MHz 以下) のでない限り、コイル状の金属スプリングに基づいたものは避けるべきである。 例えば、北川工業は、非常に小さい表面実装スプリング・フィンガーを、 当初は携帯電話での使用のために生産している。
大量生産において、そして PCB‐シャーシ間隔が 2.5mm 以下である場合、 直接塗布式 (form-in-place) 導電性ガスケットの ロボットによる塗布を考慮する価値があるかも知れない。 今は、より大きく、かつ／もしくは柔らかい突起を作るために 塗布の後で発泡するタイプの直接塗布式ガスケット材が入手可能である。
PCB‐シャーシ接続における問題の１つは、 PCB は往々にして設計／開発プロジェクトの後期 ――機能、あるいは適合試験で問題が見付かった時―― に変更され、 これが接続のいくつかの位置も変更する必要があることを意味し得ることである。 PCB 接続がシャーシの金属構造 (例えば、固定式金属スペーサ、セミ・パンチされたラグなど) に依存する場合、 PCB レイアウトの変更は費用とスケジュールへの波及効果を持つ。 だが、PCB に適用されたスプリング・フィンガーや導電性の突起を用いた接続は、 これと同一の問題を引き起こさない。
Mark Montrose ([17] を参照) は、 プラスチック・シートに開けられた穴で PCB とシャーシのあいだに保持される 導電性ポリマー部品の、PCB‐シャーシ接続への使用を述べている。 PCB が変更された時、プラスチック・シートの穴のパターンがそれに合うように変えられる。
良い PCB‐シャーシ接続性能は、
機器の寿命にわたって良い (高い) 表面導電性が達成されることに依存する。
これは、それらの接触圧がねじ止めよりも遥かに低く、
酸化物や腐食の薄い膜が遥かに悪い影響を持つことになることから、
スプリング・フィンガーや導電性突起テクニックが用いられる場合には特に重要である。
金属部品が関係する場合、それぞれの部品を錫や金のような
同一の高導電性金属で滅金することが最良である。
導電性ガスケット材は腐食を防ぐように選択するのが困難であるが、
専門的な EMC ガスケット製造業者は
どのガスケット材をどの材料と共に使うべきかを示す
極めて詳細なアプリケーション・ガイドと試験結果を提供できる筈である。
だが、(例えば) 共振効果が 2.5GHz 程度以下で問題を引き起こさないように、 λ/10 規則に従って 3.0GHz の最低共振周波数を達成するためには、 10mm (λ/20 規則を用いれば 5mm) よりも離れていない PCB‐シャーシ接続を必要とすることになろう。
そのような極めて密な接続間隔は PCB レイアウトの困難を増大させ、 またそれら全てのスプリング・フィンガーや導電性突起の圧縮のために必要な全体の力は、 追加の固定／締結用コンポーネントが用いられない限り、 PCB、及び／もしくはシャーシを曲げるかも知れない。
従って、500MHz 程度以上で PCB‐シャーシ空洞共振を制御するためには、 以下で述べる別のテクニックを使う必要があるかも知れない。
この方法での共振の分割は共振の最悪条件のピーク振幅を低減し、 それをより広い共振範囲 (低い Q 値) と交換する筈である。 特定の周波数におけるエミッションの低減やイミュニティの改善のために このテクニックを用いるならば、 それが他の周波数における EMC 性能を悪化させるかも知れないことに注意すること。
このアプローチは設計変更と素子のバリエーションに関する限り 妥当に「ロバスト」な筈であるが、 EMC 能力の品質保証と変更管理は常に推奨される。
それぞれの空洞共振はある範囲の周波数 (典型的な例は Figure 3L の黒い線を参照) をカバーし、
通常は PCB 回路によって放射される周波数がこの範囲内に入る場合にのみ問題を引き起こす。
ほとんどの回路はクロックの基本周波数とその高調波に最大のエミッションを持ち、
PCB‐シャーシ接続の慎重な設計は
これらがどの共振周波数範囲にも入らないことを確かとできるかも知れない。
その高調波が共振領域のいずれかに入るのではなくそれを囲むのに充分に間隔が大きいならば、 周波数の高いクロックの使用はこのテクニックを適用し易くし得る。 可能であれば、 複数の PCB‐シャーシ接続で作られる共振空洞を同一の形状と寸法にすることによって それぞれの共振の Q を上げることも、利点となり得る。 これは、前述のテクニックの対極の効果である。 より高い Q はエミッションが増大する周波数範囲が狭いことを意味し、 クロックの高調波を避けることが容易になる。
PCB のデバイス、トレースの引き回し、0V プレーンの貫通やギャップ、 それに加えて任意の開口、形状変化、そして他のコンポーネントへのケーブルの近さが 共振周波数を変化させるであろうことから、 素の銅板を用いた単純な実験は現実を代表しないかも知れない。 だが、その時には早期に行なった場合よりも設計の変更が遥かに高価なものとなる ([12]、特に Figure 1A を参照) ので、 最終設計を妥当に代表する構造を EMC 試験できるようになるまで待ちたくはない。
この賢明なテクニックはユニット生産コストの低減を助け得るが、 費用効果の良い形で行なうためには、ほとんど常に ３次元フィールド・ソルバによる調査 (それを正しく使うための訓練の元での) が必要である。 そのようなコンピュータ支援工学ツールに関する長年にわたる著者の経験は、 それを効果的に使う方法を学ぶには非常に長い時間を必要とするが、 突如として、数日から数週間を要するであろう設計の反復を 数分から数時間で行なえるようになるというものである。 プロジェクトの早期における一日に十回を超える設計の反復も無茶ではなく、 その点でその調査の真の価値が明らかとなる。 勿論、プロジェクトのスケジュール上のリスクを低減する有用な予測を得るためには、 フィールド・ソルバには最終設計の妥当に正確な記述を与える必要がある。 「ゴミを入れればゴミが出る」の規則は、常に適用される。
だが、これは、設計変更や素子のバリエーションに関して、
それほど「ロバスト」な設計テクニックではない。
最新の IC の使用のためのクロック周波数の変更のような非常に小さい変更でさえも
機器の EMC 性能を完全に変え得るので、
EMC 能力の品質保証と変更管理が非常に重要となる (後述)。
通常、その機器は予備適合 EMC 試験の対象とされ、 それぞれの接続に取り付けられるコンデンサ (あるいはゼロ・オーム・リンク、あるいは抵抗) の種類と値 は 最良のものが見付かるまで変えられる。 適当な半田付け／半田除去工具を装備した組み立て作業台と必要となりそうな素子全ては、 試験チャンバーのすぐ外に用意しておく必要がある。 可能な代替の数は非常に多いので、 ほとんどの人はそれ以上の改善が時間を要し過ぎるとわかった時に反復を止める。
もしゼロ・オーム・リンクが最良の EMC を与えるならば、その PCB の将来の改版では シャーシと 0V プレーンのあいだの直結に置き換えることができる (例えば、Figure 3B に示すように)。 だが、ゼロ・オーム・リンクとそのパッド、トレース、そしてビア・ホールは 有意な直列インダクタンスを持つであろう ―― これを直結で置き換えることは EMC に影響するかも知れないので、 再試験が推奨される。
慎重に選択された値のコンデンサが必要であることがわかったならば、 上述の「問題となる周波数を避けるように共振を設計する」テクニックと同様、 IC、回路、あるいは組み立ての部品や手法の小さな変更が EMC 性能を劇的に悪化させるかも知れないので、 EMC 能力の品質保証と変更管理が非常に重要である (後述)。
PCB‐シャーシ接続の誘導性インピーダンスが高くなると、 EMC に対する恩恵も低くなる。 だが、接続の抵抗性インピーダンスが高くなると、 PCB‐シャーシ空洞共振の振幅は低下する。 PCB‐シャーシ空洞の共振周波数において、遥かに大きい電流が接続点を流れる。 抵抗は損失性であり、電流を熱に変換するので、 接続のいかなるレジスタンスも共振周波数においてより大きな損失を引き起こし、 共振のピーク振幅を低減する (空洞の「Q」を低下させる)。
PCB‐シャーシ接続のインピーダンスを抵抗によって増加させることは、 非共振周波数における EMC 性能を低下させるという欠点を持つ。 空洞共振周波数におけるエミッションを低減し、 あるいはイミュニティを向上するためにこのテクニックを使用する場合、 他の周波数におけるマージナルな性能を不適合とするかも知れないことに注意すること。
[15] と [16] は 47〜100Ω の抵抗が最も良く機能したと述べているが、 これはその実験で用いられた 50Ω の信号源インピーダンスと関係しているかも知れない。 DC、容量性、そして抵抗性の接続のいずれが最良の構成であるかを、 そして使用するコンデンサや抵抗の最良の値を見出すための 実験的 EMC 試験 (例えば予備適合試験) が常に推奨される。
よく制動された PCB‐シャーシ構造は、
設計変更、代替素子、そして製造許容差にもかかわらず、
EMC 問題の顕著な原因となりそうにはないが、
EMC 能力の品質保証と変更管理が常に推奨される。
それらが空洞内に置かれた時、それらは電磁エネルギーを熱に変換し、 (上で述べた抵抗性接続と同様に) 共振の鋭さ (空洞の「Q」) を低減し、 それによって共振周波数におけるエミッションを低減する (そして、相補的な議論により、イミュニティを向上する)。
今は多数の製造業者が適当なフェライト混合材料 ――通常は粘着テープ付きの柔軟なシートをベースとする―― を提供している。 より厚いシートは、通常はより低い周波数においてより大きい制動を達成する。 フェライト混合シートは、共振時に磁界が最大となる筈の、 PCB‐シャーシ接続の近くに置かれた時に最も良く働く筈である。 カーボン混合材料 (通常は発泡プラスチックのブロック) は、 共振時に電界が最大となる、 接続点のあいだに置かれた時に最良の制動を与える筈である。 だが、どちらが最良で最小コストの材料であり、それをどこに置くのが最良であり、 またそれをどのように支持するのが最良であるかを知るために、 実験的 EMC 試験 (例えば予備適合試験) が常に推奨される。
ケーブル上の同相電流を抑制するために長年使われてきたもののような 通常のフェライト材をその代わりに使用できない理由は、 そのような硬く、脆く、そして重い材料を取り付ける困難を除いてはなさそうである。
接続のために用いられる金属のスペーサの上に 標準的なフェライトのシリンダーやトロイドを単にかぶせる (おそらくは、振動と摩耗の防止のためのシリコン・グルーの１滴とともに) ことができるだろうか？ フェライトのシリンダーやトロイドは、安価、かつ極めて様々な寸法の、 いずれもその最大の損失を 300MHz 前後で与える 広範囲な抵抗性インピーダンスを選択できるものが、長年使用されている。 最近、最大の損失を 700MHz や 2.45GHz の近傍で達成する新しい材料が開発されている。 著者が知る限り、ソリッドなフェライトは PCB‐シャーシ共振の制動の手段としてこの方法で用いられてはいないようであるが、 試してみる価値はあるかも知れない。
上の抵抗性制動については、吸収材の制動は、 設計変更、代替素子、そして製造許容差にもかかわらず有効性を保つ筈であるが、 EMC 能力の品質保証と変更管理が常に推奨される。
容量性接続 (上、及び Figure 3D と 3K を参照) の使用に伴う余分なインダクタンスは、
Figure 3M に示すように
それぞれの接続箇所の周囲に放射状に配置された複数のコンデンサを用いて低減できる。
それぞれのコンデンサやそのパッド、トレース、そしてビア・ホールに関連する インダクタンスは、全て並列に現われる。 Figure 3M のような放射状の配置を用いることは、総インダクタンスが １つのコンデンサ接続の値を単にコンデンサの数で割ったものとなるように、 それらのあいだの相互インダクタンスが打ち消し合うことを確かとする。 コンデンサを並行した列に配置することはそれらの相互インダクタンスを打ち消さず、 達成される総インダクタンスは放射状の配置ほど低くはならないであろう。
Figure 3M のスケッチでは３つのコンデンサが選ばれたが、
(勿論) その代わりに２つだけ、あるいは４つ以上を使用することもできる。
[14] の Figures 2H と 2J に示した PCB シールド・カンと同様、 そのようなシールドは PCB 上の異なった回路のあいだのクロストークを増加させ得るし、 その共振周波数においてはそのエミッションは期待したほど低減されないかも知れない。 この問題に対しては、 [14] で述べたものと同一の対処が PCB‐シャーシ空洞にも適用される：
空洞を多くの小さい空洞に分割することは、応用によっては、単に、 PCB の下面の露出したトレースに接触する メッシュ状の導電性ガスケットを使うことを意味し得る。 これらの接続用トレースはこの記事で先に述べた接続用パッドを置き換え、 内部の分割されていない 0V プレーンへ [14] で与えられた PCB シールド規則を用いてビア接続されるべきである。
|
|
|
状況によっては、メザニン・ボードやドーター・ボードを 充分に頻繁にマザーボードに接続することで充分となり得る。 ボード間コネクタは、 ２つのボードの 0V プレーンをそのコネクタ全幅にわたって接続するための 多数の 0V ピンを用いることによって、この接続を助け得る。
メザニン・ボードやドーター・ボードの EMC の向上のために、
上述のテクニック全てを用いて、シャーシも使用できる。
通常は、メザニン・ボードやドーター・ボードとマザーボードのあいだの接続が
マザーボードを通してシャーシへと真直に繋がるのが最良であろう。
EMC 能力の品質保証は、 連続生産が常に充分に似た EMC 性能の品物を生むことを確かとするであろう。 これは、例えば適切な作業指示を用いることによって、 設計の EMC 上の重要な側面が同定され、生産において管理されていることを必要とする。 良い EMC 品質保証は、品物が納品された時のカスタムの EMC 試験、 そして組み立ての様々な段階や最終試験におけるカスタム EMC 試験も用いる。
カスタム EMC 試験は、 驚くほどセットアップが低コストで容易に適用できるものとなり得るが、 しばしば応用に特有なものとなる。 良い EMC 品質保証は、製品を時々ランダムに選択して全面的な適合性試験を実施し、 記録を残し、製品の悪いロットが作られ、 あるいはさらに悪い場合には出荷されることを防ぐために傾向を分析するであろう。
EMC 能力の変更管理は重要である。 それがどれほど些細なものに見えるかにかかわらず、 変更や譲歩のそれぞれの要求が持ち得る EMC への影響の評価のために、 EMC 適合担当者と EMC 試験設備 (理想的には、費用を節約するため、社内の) が用いられる。 勿論、機器がどの EMC 設計テクニックに頼っているかを知らなければ 変更管理を行なうことはできないので、 変更が持ち得る帰結を知る必要がある将来の技術者が 重要な EMC の問題を完全に知ることができるように 設計者が文書化することに依存する。
連続生産の製品は、しばしば 生産コストを低減して収益を向上させるためのコスト低減活動の対象となる。 著者は、そのようなコスト低減活動が、 企業に対する総コストが低減される代わりに劇的に増加するほど重大な問題を 運用中に引き起こしたいくつかの例を知っている。 従って、その問題がいかに些細なものに見えようとも、 上述の EMC 能力の変更管理はいかなるコスト低減活動にも常に適用されねばならない。
例えば、ある企業の製造部門管理者が、組み立て時間と工具の摩耗の低減のために ワックスが塗布されたセルフ・タッピングねじを使うことを決定するかも知れない。 だが、(彼らはその時には気付かないかも知れないが) そのワックスは EMC 適合性の達成を助けるための適当な RF 基準面を作るために 依存している全ての金属接触部の抵抗を増加させる。 機器の EMC 設計を完全に理解し、またそれに対する 全ての変更での EMC 能力管理を行なうことがいかに重要であるかを強調する、 いくつもの類似の非常に高価なものとなった実例を述べることができる。
設計者は往々にして、管理者 ――技術的なトレードオフを理解せず、 従って彼らの行動が、生産コストと保証コストを増大させるかも知れないのと同様、 彼らが意図したのとは逆の効果を持ち、 実際にプロジェクトのコストと遅延を増大させ得ることを理解しない―― によるコストや時間の圧力のもとにある。 このトピックについてのより詳しいことは、 このシリーズの第1部 [12]、そして第2部 [14] の最後の章を参照されたい。
[1] Keith Armstrong, "Design Techniques for EMC" (in six parts), UK EMC Journal, Jan - Dec 1999
[2] Keith Armstrong, "Design Techniques for EMC" (in six parts), http://www.compliance-club.com/KeithArmstrongPortfolio
[3] M K Armstrong, "PCB Design Techniques for Lowest-Cost EMC Compliance: Part 1", IEE Electronics and Communication Engineering Journal, Vol. 11 No. 4 August 1999, pages 185-194
[4] M K Armstrong, "PCB Design Techniques for Lowest-Cost EMC Compliance: Part 2", IEE Electronics and Communication Engineering Journal, Vol. 11 No. 5 October 1999, pages 219-226
[5] "EMC and Electrical Safety Design Manuals",
a set of four volumes edited by Keith Armstrong
and published by York EMC Services Ltd., 2002, ISBN 1-902009-07-X,
sales@yorkemc.co.uk, phone: +44 (0)1904 434 440.
Volume 1 - What is EMC?, ISBN 1-902009-05-3
Volume 2 - EMC Design Techniques - Part 1, ISBN1-902009-06-1
Volume 3 - EMC Design Techniques - Part 2, ISBN 1-902009-07-X
Volume 4 - Safety of Electrical Equipment, ISBN 1-902009-08-8
[6] Tony Waldron and Keith Armstrong, "Interference-free pro-audio systems and installations", EMC York 2002 Conference, Conference Proceedings: ISBN 1-902009-09-6.
[7] Tony Waldron and Keith Armstrong, "AES-X13 and Interference-free Pro-Audio Systems", IEEE International Symposium on EMC, Minneapolis, August 2002, Symposium Record: ISBN 0-7803-72643-6, pp 434-439.
A similar paper with the same title was presented at the IEE's Seminar: "EMC - its (nearly) all about the cabling", Wednesday 22 January 2003, sales@iee.org.uk.
[8] Tony Waldron, "Designing for Interference-Free Audio System Components", EMC Compliance Journal, July 2002, pp 22-33, from the archives at http://www.compliance-club.com
[9] Tony Waldron, "A Practical Interference-Free Audio System", EMC Compliance Journal, Part 1 September 2002 pp 18-28, Part 2 November 2002 pp 22-31, from the archives at http://www.compliance-club.com
[10] Tony Waldron and Keith Armstrong, "Bonding Cable Shields at Both Ends to Reduce Noise", EMC Compliance Journal May 2002, pp 14-27, from the archives at: http://www.compliance-club.com
[11] Keith Armstrong, "Audio-Frequency Shield Current Induced Noise is Negligible", Audio Engineering Society 114th Convention, Amsterdam, March 2003, tutorial session S5 on "Grounding and Shielding".
[12] Keith Armstrong, "Advanced PCB Design and Layout for EMC - Part 1: Saving Time and Cost Overall", EMC & Compliance Journal, March 2004, http://www.compliance-club.com.
[13] A A Smith, "Coupling of External Electromagnetic Fields to Transmission Lines", Wiley, 1977.
[14] Keith Armstrong, "Advanced PCB Design and Layout for EMC - Part 2: Segregation and interface suppression ", EMC & Compliance Journal, May 2004, http://www.compliance-club.com
[15] T Williams, "Controlling Resonances in PCB-Chassis Structures", EMC Europe 2002, International Symposium on EMC, September 9-13 2002, Sorrento, paper OD1, pp 305-310. Download at: http://www.elmac.co.uk.
[16] T Williams, "Resonant Circuit Board Effects", Approval magazine, Jan/Feb 2002, pp 28-31.
[17] Mark I. Montrose, "Printed Circuit Board Design Techniques for EMC Compliance, Second Edition", IEEE Press, 2000, ISBN 0-7803-5376-5
I would like to reference all of the academic studies that back-up the practical techniques described in this series, but the reference list would take longer to write than this series! But I must mention the papers presented at the annual IEEE International EMC Symposia organised by the IEEE's EMC Society (http://www.ewh.ieee.org/soc/emcs), especially the dozens of wonderful papers by Todd Hubing's staff and students at the University of Missoura-Rolla EMC Lab (http://www.emclab.umr.edu), and papers by Bruce Archambeault of IBM and the EMC experts at Sun Microsystems.
Many other contributors to the IEEE EMC Symposia, and other conferences and symposia and private correspondence are far too numerous to be named here, but the following stand out: Tim Williams of Elmac Services, http://www.elmac.co.uk; Mark Montrose of Montrose Compliance Services, http://www.montrosecompliance.com; John Howard, http://www.emcguru.com; Tim Jarvis of RadioCAD, http://www.radiocad.com; Eric Bogatin of Giga-Test Labs, http://www.gigatest.com; and dozens of application notes from National Semiconductor; Rambus Corp.; California Micro Devices; Intel; IBM; Cypress Semiconductor; Xilinx; Sun; Motorola; AVX; X2Y Attenuators; Giga-Test Labs; Ansoft and Flomerics. I apologise to the very many excellent people and companies that I have had to leave out of this list.
Some useful textbooks and other references are:
[A] Mark I. Montrose, "EMC and the Printed Circuit Board, design, theory, and layout made simple", IEEE Press, 1999, ISBN 0-7803-4703-X
[B] Howard W Johnson and M Graham, "High Speed Digital Design, a Handbook of Black Magic", Prentice Hall, 1993, ISBN 0-1339-5724-1
[C] Howard W. Johnson, "High Speed Signal Propagation: Advanced Black Magic", Prentice Hall, 2003, ISBN 0-1308-4408-X
これは、Keith Armstrong 氏が EMC+Compliance Journal 上で発表した文書を、 その許諾を得て T. Sato が翻訳したものです。 この翻訳については、原著者らはいかなる責任も持ちません。 これについての意見、質問などは VEF00200@nifty.com (T.Sato) 宛にお送り下さい。
Last update: 2005-08-21