[ Home > 電気製品の EMC／安全適合性 > EMC のための高度な PCB 設計とレイアウト ]
翻訳: T. Sato
これらの PCB テクニックは、以下のことが望ましい場合に有用である：
このシリーズでカバーするトピックは：
同じ著者による 1999年 の EMC & Compliance Journal の以前のシリーズ、 「Design Techniques for EMC」は PCB の設計とレイアウトに関する章 [1] を含んでいたが、 EMC のための最も基本的な PCB テクニック ――それらがどれだけ単純であるかとは無関係に、全ての PCB が従うべきもの―― をカバーしただけである。 このシリーズはウェブ上に掲載され、 このウェブ版はこれまでのあいだに著しく改善された [2]。 この著者による他の記事 (例えば [3] [4]) も EMC のための基本的な PCB テクニックを扱っている。 このシリーズは、これらの記事の基本的な設計情報を繰り返しはしない ―― それは、その上に構築される。
上述の記事と同様、このシリーズはこれらのテクニックがなぜ働くかには煩わされず、 単にそれらのテクニックとそれらがどのような時に適当であるかを述べるであろう。 だが、これらのテクニックは世界中の様々な設計者によって実際上良く証明されており、 それらが働く理由は学界では理解されているので、信頼して使用することができる。 このシリーズで述べられるそれほど証明されていないテクニックは少数であり、 これはそれが適当であれば明記されるであろう。
この記事の一部は、 2004年 4月 28日に Farnborough の Qinetiq で開催された IEE のイベント、 「New EMC Issue in Design」で著者が発表した論文、 「PCB レベルでの GHz シールド」に非常に良く似ている。
それが必要な場合に、 それぞれの分離された回路ゾーンの周囲に必要となるかも知れない 最悪条件のシールドとフィルタを計画することは、常に良い考えである。 機器は、試験に合格させるために必要な場合に 追加のシールドとフィルタの部品 (必要ないことを期待している) をすぐに用意できるようにしておいて、 そのシールドを付けずに、また最小限の PCB フィルタを付けて、 「予備適合」 EMC 試験を行なうことができる。 もし EMC 試験に不合格となったならば、試験に合格する最小構成を見付け、 あるいは少なくとも問題の部分がどこにあるのかを同定することを助けるために、 半田鏝を用いてシールドとフィルタを素早くアップグレードし、 大きな遅延なしにその機器を再試験することができる。 これは、EMC 試験に合格するためには 追加のシールド、及び／もしくはフィルタが必要であると気付く度に PCB の再製作が必要となる通常のシナリオと比較して、 数ヵ月の時間を節約することができる。
シールドとフィルタは高性能の分離を達成するために共に働く。 特に 100MHz 以上の周波数においては、 高水準のシールドはフィルタなしでは達成されないであろうし、 高水準のフィルタはシールドなしでは達成されないであろう。
PCB レベルでのシールド・テクニックの使用には、多くの良い理由がある。
最も明らかなものは、組み立てのより低いレベル ――PCB―― でのシールドは、
コストが最小であり、加わる重量も最小であることである。
モジュールやエンクロージャのレベルでのシールドは、
PCB レベルでのシールドの少なくとも 10倍のコストを要する
―― [22] の Figure 1B を参照。
継続的な表面実装部品 (SMD) の小型化と PCB の密度の増大は、 製品の望ましい水準の機能性能を達成するために 製品の異なったゾーンを互いにシールドする必要を高めている。
IC 内のシリコン加工寸法の継続的な縮小は、 それらを信号の劣化にさらに影響され易くしている。 PCB レベルのシールドは、 典型的な現代的な電子製品内のノイジーな環境で 現代的な IC を信頼性を持って動作できるようにするための、 低コストの方法である。
ワイヤレス (無線) 通信を製品に組み込む時、 その非常に「ノイジー」な送信アンテナの近さは製品内のどこかの敏感な回路 (アナログとデジタルのデバイスは、いずれも影響を受け易くなり得る) への干渉を引き起こす傾向がある。 スイッチ・モード・コンバータやデジタル処理のような「ノイジー」な回路への その非常に敏感な受信アンテナの近さは、 そのワイヤレス通信が機能する距離を短くし得る。 PCB レベルのシールドは、ワイヤレス通信のために価値のあるテクニックである。
多くの現代的なコンピューティング・デバイスは 様々なワイヤレス・データ通信 (Bluetooth、IEEE 802.11 のような) を装備しているが、 そのアンテナは製品のエンクロージャ内に取り付けられており、目に見えない。 明らかに、そのエンクロージャをシールドすることはできず、 その代わりに PCB シールド・テクニックが用いられる。
規制上の課題も重要である。 IC のシリコン加工寸法が縮小すると、 デジタル・デバイスやスイッチ・モード電力デバイスはより早くスイッチする。 デジタル処理速度も継続的に増大している。 その結果は、現代的な電子製品は、 1GHz を超える周波数でさらに著しく放射するというものである。 だが、1GHz 以上のスペクトラムは益々個人通信で使用されるようになっており、 規制絡みのエミッション規格は 2.7GHz (欧州において)、 そしてそれ以上までのスペクトラムを保護するように動いている。
現代的な製品エンクロージャは、益々大きな表示、
多くの種類のケーブルのためのコネクタ、
様々なリムーバブル・ストレージ・メディアのためのスロット、
換気のための開口による穴が開けられており、
組み立てを容易にするためのいくつもの継目を持って組み立てられねばならない。
より高い周波数においては、かつては無視できた構造上の問題が、
遮蔽効率 (SE) を深刻に損ない得る。
PCB レベルのシールドは、エンクロージャ全体の SE 要求を軽減し、
あるいはエンクロージャ・レベルのシールドの必要性を完全になくすために使用できる。
|
|
|
|
|
|
使用されるプレーン層は通常は 0V 電位であるが、どの電位のものであっても良い。 シールド・カンに出入りするトレースは、シールドされるか、もしくはフィルタされねばならない (Figure 2B はフィルタされたトレースのみを示している)。 もしそのプレーンが PCB の内層にあるならば、 そのシールド・カンの外側のトレースやデバイスはシールドされない。 もしシールドされるべき回路が PCB の表面と裏面の双方に取り付けられるデバイスを持つならば、 双方の面にシールド・カンを取り付けることができる (そして、PCB プレーン層は必ずしも必要ではないかも知れない)。 だが、両面のシールド・カンは、自動組み立てのためにはより不都合である。
PCB の表面と裏面のデバイスが異なった回路に関係している場合には、 PCB 内部のプレーン層を用いて (ある程度までは) 相互に分離することができる。 これらの回路ゾーン上に、それぞれが同一のプレーン層をその第６面として用いる ２つのシールド・カンを取り付けることも可能である。
残念ながら、スルーホール・プレート (THP) PCB 構造を用いる場合、 プレーン層の片側の回路に関係する滅金されたスルーホールが プレーン層の反対側のシールド空間に付き抜け、 その回路への「クロストーク」を生じるであろう。 また、スルーホールの周辺のクリアランス・ホールに伴うコモン・プレーンの開口は、 表面と裏面のシールド空間のあいだの SE を低下させるであろう。
マイクロビア PCB 技術は、PCB を完全に貫通しない、 塞がれ、埋め込まれた、滅金された穴を用いることから、 PCB の両面のシールド空間のあいだのより良い分離を可能とする。 マイクロビア PCB 構造 (高密度相互接続 [6]、 あるいはシーケンシャル・ビルドアップとしても知られている) の使用は、 プレーン層に全く穴を開けないことを可能とする。 Figure 2D は、一般的な原則を示す。
マイクロビア技術を用いて構築された PCB は、
それらのあいだの途切れのない内部プレーン層によって、
PCB のそれぞれの面に組み立てられた回路のあいだの非常に高水準の分離を達成できる。
近年、表面実装金属シールド・カンがすぐに入手できるようになっており、 他の SMD 部品と同時に 50mm 四方までのカンがうまく自動実装されている。 今は、重量と費用を低減するための いくつかの代替設計が使用できる (あるいは開発されている)。 また、「環境影響」を低減したシールド・カンも入手可能となっている。
取り外せる蓋を持たない金属シールド・カンは費用と重量が低く、 より少ない開口を持つことからより良い SE を持つ。 Laird Technologies は、シールド・カンの上面を 伝統的な小判形の鰯の罐詰めを開けるように「キー」で取り除くことができる 設計のものを持っている。 このシールド・カンを修理するためには、 導電性接着剤の付いた新しい蓋をその本体の上に押し付ける。
板金から作られたシールド・カンの変種の１つは、
PCB に半田付け、あるいは圧入され、その上側の縁に沿って金属のスパイクを持つ、
ダイ・キャストの金属製「迷路」状ベースである。
適切な位置に穴の開いた平らな金属の蓋が、そのベースの上に押し付けられる。
このテクニックを用いた PCB の例は、Figure 2E に見られる。
最近、プラスチック・モールド技術が研究開発の活発な領域となっている。 これまで、成形プラスチック・シールド・カンは、導電性塗料を塗布され、 あるいは真空蒸着 (スパッタリングのような) や電気滅金によって金属層を付けられてきた。 だが、そのような部品への自動導電コーティングの加工コストは高くなることがあり、 あるいは高価な手での作業を必要とすることがある。
１つの代替手段は、プラスチックの平板に導電性インク ――通常は銀―― のメッシュやソリッドの層を印刷し [7][8]、 あるいは金属で滅金することである [9][10]。 その導電性のコーティングが行なわれた板は、切断して、 所望の形状に熱成形することができる。 その困難は、広い範囲の PCB レベル・シールドの形状を作るのに充分なだけ、 クラック ――これは空隙を生じ、SE を低下させる―― を生じることなく延ばせるように、 インクや金属のフィルムを設計することにある。
導電性のコーティングが行なわれたプラスチック部品は、 充分に強固であればそのまま使用することができるが、 種類によってはプラスチックや金属のサポート (しばしば製品のエンクロージャの内部の成形によって作られる) への取り付けなどの機構的な支持を必要とするであろう。 代替手段は、プラスチック・モールド工程のための「母材」として 導電性コーティングされたプラスチック板を用いた熱成形を用いることである。 これは「モールド内シールド」と呼ばれることがあり、 シールド・ブリフォームが完成したコンポーネントにモールドされ、 これによって手での組み立ての必要を回避する。
プリフォームとして導電性コーティングされたプラスチック板を用いる代わりに、
いくつかの企業 [11] はモールド内シールド工程に金属滅金した炭素繊維を用いている。
(射出成形工程のために用いられるプラスチック材料に導電性材料を混合することは、
できあがった部品が樹脂が多い非導電性の表面を持つ傾向があるために、
それほどうまくいかないことに注意されたい。)
表面実装金属シールド・カンはリフロー半田付け法を用いた自動実装を意図しており、 通常は温度の均一化を助けるための小さい穴のパターンを持つ [12]。
高性能金属シールド・カンは、往々にして PCB の上面のプレーン層 (あるいはガード・トレース) への 「シーム半田付け」を必要とする [13]。 他の種類の表面実装シールド・カンと同様、 大形のものは通常は PCB の所定のスルーホールに合わせるための ２つかそれ以上のピンを持つ。
半田付けされた金属のカンは、「ポップコーン現象」 ――半田接合部を弱める、その形状の温度による変化―― を防ぐための穴を必要とする。 だが、これらの穴はそれが達成できる SE に影響するので、 半田付けされた金属シールド・ボックスを用いないことによる性能上の利点がある。
金属や、シールドを設けられたプラスチックのシールド・カンと共に、 導電性ガスケットを使用することができる。 両面導電接着剤の付いた型抜きされたガスケット、 あるいは直接塗布式 (form-in-place) 導電性ガスケット・グルー (通常はシリコン樹脂やエポキシ樹脂をベースとしている) は、 それらを第６面のために用いられる PCB プレーン層に電気的に接続すると共に、 シールド・カンを PCB に固定するために使用できる。
非接着性導電性ガスケットは、プラスチック・クリップなどの、 シールド・カンの固定のための何か別の手段を必要とする。 製品のエンクロージャ (ベースやカバー) の形状によってその場に保持され、 エンクロージャが取り除かれた時には外れる PCB シールドもある。 勿論、ガスケットはシールド・カンの壁の周囲で連続的な接続を与える必要があるとは限らず、 しばしばその代わりに点線状のガスケットが用いられる。
導電性ガスケットにおける最近の興味深い発展は、 「Gore-Shield GS5200 熱／電気的グランディング・パッド」 [14] である。 これは、その上面に熱伝導性で導電性のガスケット材の層を持つ表面実装半田付け素子である。 シールド・カンの周囲に配置され、 第６面のプレーン層への電気的な接続を与えるだけでなく、 シールド・カンの内部のデバイスからの熱の除去も助ける。
プラスチックのシールド・カンを PCB に電気的に接続するもう１つの方法は、 それぞれのものが PCB の表面の所定のトレースやパッドに確実に押し付けられることを 確かとするようにそれぞれが作られた「突起」をその導電面に持つように、 そのプラスチック部品を設計することである。 それらの突起は、直接塗布式ガスケット・ドットのための場所とすることも、 ガスケットを必要としない「スプリング・フィンガー」として設計することもできる。 このテクニックは半田付けや導電性ガスケットを必要としないが、 既に述べた非接着性ガスケットと同様、 その部品をその位置に保持する何らかの手段を必要とする。
半田付け温度に耐えるプラスチック材を使用することにより、 プラスチック・シールド・カンは 表面実装金属ケースと全く同様に PCB 上に半田付けできる。 それらは「ポップコーン防止」の穴を必要としないという利点があり、 従ってより高い SE レベルを与えるように設計できる。
Gore は、その外側が後処理でメタライズされた熱成形プラスチック部品を用いる、 彼らが「スナップショット・シールド」 [15][16] と呼ぶものを開発した。 それは、PCB に当たる箇所に、穴の開いた小さいフランジを持つ。 それを PCB に組み付けるためには、PCB 上のその穴の位置に 標準的なボール・グリッド・アレー (BGA) 半田ボールが塗布され、 半田付けに際して毛細管現象がそのボールを穴を通って「スナップ」し、 そのシールドをその位置に保持すると共に、外側の金属層と接触する。 この通常の表面実装に対する利点は、シールド・カンの内面が絶縁されており、 素子やトレースを偶発的に短絡させ難いことであろう。
メッシュが用いられた場合、その SE は メッシュの開口の寸法で支配される周波数よりも上では低下するであろう。 メッシュ寸法と形状、SE、そして周波数のあいだには、 大きなメッシュ寸法がより低い SE を与える複雑な関係がある [17]。 GHz シールドのためのメッシュは、 ほとんど常に１辺が 3mm よりも小さいものとなるであろう。
100MHz よりも上の周波数では 1μm の厚さの金属膜でさえも高い値のシールドを与え得る [18] ので、 通常は使用される導電性材料は SE のためには重要ではない。 だが、全ての実際的なシールド・カンは開口と相互接続によって制限される SE を持つ。 これらの点は、以下で述べる。
シールドの開口は、シールド性能が必要な最大の周波数の波長よりも
充分に小さくなければならない。
Figure 2F に示すように、
波長の 1/100 の対角寸法の単一の開口を持つシールドで達成される SE は、
当該の周波数で 34dB よりも大きくないことが予期される。
周波数 f の空気中での波長 (λ) は、 300/f mm (f が GHz の場合) である。 PCB 基材 (例えば FR4) の誘電率が PCB 自身の内部での電磁伝搬の速度を自由空間のおおよそ半分に低下させるため、 PCB 内での波長はこれのおおよそ半分となる。
シールドの一面の開口の数が倍になる毎に、 その面に垂直な方向の SE は最大 6dB 低下する。 従って、もしシールド・カンの１つの面に それぞれが関係する最大の周波数の λ/100 に等しい最長寸法を持つ 8個の同一の開口があれば、その周波数におけるその面に垂直な SE が、 当該の周波数において 16dB よりもそれほど高いことは予期されない。
内部プレーン層への電気的接続によってシールド・カンに作られた開口は、 部分的には PCB の表面よりも上の空気中にあり、 部分的には所定の周波数における波長が空気中のおおよそ半分となる PCB 内にある。 従って、これらの接続の間隔を決定するためには、 それぞれの開口の全体が PCB 材料の中にあると仮定し、 全体が空気中にある開口について仮定するものの半分の接続間隔を用いるのが最良である。
例えば、もし 50mm 四方のシールド・カンの全ての方向について 3GHz で 20dB の SE を達成する必要があるならば、 この周波数における波長が空気中で 100mm、PCB 材料中で 50mm であることに まず注目するであろう。 空気中の直径 1mm の、あるいは PCB 内の 0.5mm の単一の開口は、 シールド・カンの一面の達成可能な最大の SE を 34dB に制限し、 従って 7個の開口で 20dB ということになろう。
そのシールド・カンはそれぞれの辺に沿って 50mm あるので、 プレーン層への 0.5mm の電気的接続間隔はそのエッジに沿った 100個の開口ということになる ―― 我々の 20dB の規定によって許容される 7個よりも遥かに多い。 この状況は、シールド・カンが取り付けられるのと同じ面の プレーン層 (あるいは太い「ガード・トレース」) を用い、 シールド・カンの壁をその全長にわたって その層 (あるいはトレース) に電気的に接続することによって対処される。 金属のカンに対してこれを行なう伝統的な方法は「シーム半田付け」であるが、 導電性ガスケットや導電性グルーが適当なものとなり得る。
さて、内部プレーン層への電気的接続が PCB の表面よりも上の開口を生じないとしよう。
だが、我々はまだガード・トレースと PCB 内のグランド・プレーン層とのあいだの
ビア・ホールの間隔によって生じる開口による問題を持つであろう。
通常のスルーホール・プレート PCB テクニックを用いて
それらを 1mm よりも大きく近付けることは難しいが、
カットオフ以下の導波路のテクニック (後述) をその SE を著しく向上させるために使用できる。
ここまで、議論されている開口は
その長さや幅と比較して無視できる材料厚さを持つと仮定してきた。
だが、開口の長さや幅が波長の 1/10 よりも小さい場合には、
その厚さを増やすことはその「漏洩」を低減し、そのシールド・カンの SE を向上させるであろう。
SE に対する本当の利益は、開口の厚さ (シールド・カンの内側から外側へ達するために電磁波が伝搬しなければならない距離) が開口の対角や直径と同等となる所から生じる。 導波路の GHz でのカットオフ周波数は、 g をミリメートルでのギャップの最長寸法 (対角、あるいは直径) として、 150 / g で与えられる。 カットオフ周波数の 60% 以下の周波数におけるカットオフ以下の導波路の減衰は、 d を導波路の深さとして、27 d / g によって推測できる。 Figure 2G は、いくつかの例を示す。
シールドすべき周波数が 1GHz よりも高い時、 シールドの開口は通常は空気中で 3mm、あるいは PCB 内で 1.5mm よりも小さい必要があり、 カットオフ以下の導波路のテクニックは多すぎる PCB 面積を犠牲にすることなく使用できる。
上記の 3GHz で 20dB の SE 規定のシールド・カンの例において、 シールド・カンの第６面を与えるプレーン層と PCB の上面のプレーン層 (あるいはガード・トレース) とのあいだの電気的接続を与える スルーホールの間隔による問題があった。 もしプレーン間 (あるいはガード・トレースとプレーン) の垂直方向の間隔が 1.6mm で、 ビア・ホール間に 1mm の横方向の間隔を用いたならば、 できあがる開口の対角はおおよそ 2mm となり、 37.5GHz 前後 (PCB 内での 50% の伝搬速度を仮定) のカットオフ周波数を与える ―― 関心がある 3GHz よりも充分に高い。
上面のプレーン (あるいはガード・トレース) と内層の 6mm の重なりは、 それぞれの開口について 3GHz において 81dB 程度の SE を達成するであろう。 シールド・カンの 50mm の側面は 1mm の幅の開口を 50個必要とし、 この量は全体としての SE をおおよそ 34dB、47dB まで低下させるであろう。 これは 20dB の SE 規定と比較して非常に良い値であり、 カットオフ以下の導波路のテクニックがいかに有効であるかを示している。
上面のプレーン (あるいはガード・トレース) と シールド・カンの第６面を与える層によって作られたカットオフ以下の導波路は、 その壁の内側や外側を超えて広がり、 あるいは部分的に内側や外側にあっても良いことに注意されたい。
PCB 内で使用されるカットオフ以下の導波路のテクニックと同様、
それはシールド・カンのその他の開口の影響の低減のためにも使用できる。
カットオフ以下の導波路を通して導体を引き回してはならないことに注意することが重要である
―― そうしたならば、その SE はゼロに低下するであろう。
f = 150 √ { (l / L)2 + (m / W)2 + (n / H)2 }
ここで、l、m、n は整数 (0, 1, 2, 3 など)、 そして L、W、H はそれぞれ箱の長さ、幅、高さ (mm で) である。 通常、我々は、 l = 1、m = 0、n = 0 の場合 (一般的な公式が f = 150 / L に単純化される場合)、 あるいは l = 0、m = 1、n = 0 の場合 (一般的な公式が f = 150 / W に単純化される場合) の、 最長の寸法の最も低い共振周波数に最も関心がある。 例えば、50mm × 30mm の箱は、 その長さ (L) と幅 (W) の方向の最低の共振周波数を それぞれ 3GHz と 5GHz に持つであろう。
|
|
また、シールド・カンの SE はその内部共振周波数では低下し、 [15] と [16] では 20dB の低下が報告されている。 この SE の低下は、局所的な強いフィールド (ホット・スポット) が 開口や導体の貫通の近くにあり、より大きな漏洩を引き起こすことに伴うようである。 Figure 2J は、Figure 2H が測定されたのと同一の PCB シールド・カンの SE を示す。
従って、関係する周波数範囲での内部共振の発生を避けるために、 関係する最大の周波数における波長の半分よりも小さい長さと幅の シールド・カンを使うことが最良である。 共振周波数を上げ、回路間の相互作用 (クロストーク) の低減を助けるために、 複数のシールド・コンパートメントを設けることができる [16]。
関係する周波数範囲で共振するシールド・カンを避けることが実際的でないならば、 正方形の (そして立方体の) 形状の構造を、そして 長さ、幅、そして高さのあいだが単純な関係 (例えば 3:2:1) の構造を避けるべきである。 これは、そのような形状は、いくつかの周波数で、 その長さと幅 (あるいは L、W、及び H のうちの任意の２つか３つ) による共振の影響を受けることになるためである。 これらの周波数において、 内部フィールドのホット・スポットにおける大きさは特に大きくなり、 望ましくない結果をより引き起こし易くなる。
共振の一致の防止を助けるために、 L、W、及び H のあいだの比率は、 理想的には πのような無理数 (1.414... など)、 あるいは「黄金比」 (1.618... など) であるべきである。 シールド・カンの対向面が並行でないことも助けとなるであろうが、 おそらくは PCB アセンブリの見掛けがあまり良くないものとなるためであろうが、 このテクニックはあまり使われないようである。
シールド・カン内の空洞共振が潜在的な問題である場合のもう１つの有用なテクニックは、
Laird Technologies の Q-Zorb [18] のようなマイクロ波吸収材を使うことである。
これらは、シールド・カンの蓋の内側に貼り付けられる、
通常は 1〜2mm の厚さのフェライト粒子を混合した樹脂である。
これらは磁界を熱に変換し、シールド・カン内の電界と磁界の双方の共振を制動する。
導体がシールドされている場合、 そのシールドはそのシールド空間を貫通するものの全周に沿っていなければならない。 PCB のシールドを議論しているので、 シールド・カンの周囲のビア・ホール全てに接続される ２つのプレーン層のあいだを引かれるならばそれらのトレースはシールドされる。 これらの２つのプレーン層は 滅金スルーホールによって相互に電気的に接続されなければならず、 これらのビアが λ/30 よりも離れない (例えば、1GHz までの周波数については 10mm 以下) ようにすることが推奨される。
シールド・ケーブルが PCB シールド・カンに出入りする場合には、 そのコネクタやグランド (gland) はそのシールド・カンに そのシールド・カンの全周で、またケーブルのシールドの全周で 電気的に直接接続されねばならない。 これは 360°シールド接続としても知られている。 シールドは銅のパイプの配管のようなものが最良と考えられる ―― 継目は、360°半田付けされるか、 あるいは 360°金属‐金属接続を与える圧縮継手を使用する。 これを省略した配管は水漏れし、 これを省略したシールドは無線周波エネルギーを漏洩させて SE を低下させるであろう。
PCB の上面と下面のプレーン層 ――PCB の全周の「ビア・ウォール」によって相互に縫い合わされた―― を用い、露出したデバイスやトレース全てを覆うシールド・カンを取り付けることによって、 完全にシールドされた PCB アセンブリを作ることは可能である。 勿論、そのような PCB は 360°シールドされたボード外相互接続のみを持つであろう。
|
|
|
|
|
また、フィルタの無線周波基準電圧 (しばしば「グランド」と呼ばれる) は 導体が貫通するシールドの面でなければならない。 「フィードスルー」あるいは「隔壁貫通」フィルタと呼ばれるものが必要である。 伝統的にリード付きのフィードスルー・フィルタが用いられているが、 手での組み立てを必要とする。 現代的な自動実装は、 Figure 2K に示すもののような表面実装デバイス (SMD) の使用を必要とする。
リード付きフィードスルー・フィルタは、 シールド・カンの適切な寸法の穴にねじ込まれるか半田付けされる。 だが、Figure 2B に示すように、SMD タイプは PCB 上に横に置かれ、 シールド・カンの下端の小さい開口を通して突き出る。 「トムとジェリー」の漫画を知っている人には明らかな理由から、 このフィルタのための穴は「鼠穴」として知られている。
Figure 2L は、シールド・カンの周囲に繋がるガード・トレースに フィルタの中心端子が半田付けされねばならないことを示す。 それぞれのフィードスルー・フィルタは、 その両側のビア・ホールに対して対称に配置されねばならない (これらのビアはガード・トレースとシールド・カンの壁をその第６面の PCB プレーンに繋ぐ)。
Figure 2M は SMD フィードスルー・フィルタのフィルタ性能に対する シールド・カンの非常に良い影響を示す。 そのようなフィルタは、 1GHz 以上の周波数で有意なフィルタ性能を達成するためには、 シールド・カンと組み合わせる必要がある。
Figure 2N は、シールド・ゾーンをデバイス (A/D コンバータ、光カプラ、CM チョーク、あるいはフィルタ・アレイのような) がどのように横切るかを示す。 勿論、図示したように、0V ガード・トレースを「跨ぐ」ように配置できるように (そしてシールド・カンの鼠穴の切り欠きをその上に設けられるように)、 そのデバイスはその入力ピン全てを片側に、 出力ピン全てをもう一方の側に持つ種類のものであるべきである。
ピンがそのようにうまく配列されていないデバイスは、 高性能 PCB や高度な EMC 特性を持つ PCB にうまく用いるのはより困難である ―― 従って、そのような「ゾーン相互接続」デバイスのピン配列は、 プロジェクトの早期にデバイスを選択する際の重要な検討事項とすべきである。
Figure 2P は、シールドされ、フィルタされた PCB アセンブリの構造を図示する。 状況によっては、そのようなアセンブリは、 そのシールドされていない素子に静電気放電が直接生じることを防止するための プラスチックのボックスやその他の手段を除き、 それ以上の EMC 対策を必要としないかも知れない。
フィルタやシールド・カンの使用のみによって適切な EMC 性能が達成できることがある。
EMC 試験 [19] に際して、
より安価な３端子フィルタ、フィードスルー・コンデンサ、フェライト・ビーズ、
あるいはゼロ・オーム抵抗についてさえも実験する価値があるかも知れない
―― 従って、フィルタのためのパッド・パターンに
そのようなさまざまなデバイスを取り付けられることを確かとすることが助けとなる。
現代的な IC の一部は相当な熱を放出し、放熱を必要とする。
PCB レベルのシールドも必要な場合、シールド・カンは放熱器と組み合わされる。
放熱器の金属のベースはシールド・カンの蓋となり、
シールド・カン自身は、その下面は PCB プレーン層で完成させられ、
その上面は放熱器のベースで完成させられる、
４面のシールド・ウォールのようなものとなる。
Figure 2R は、単に放熱器
(おそらく、一組の位置決めピンと、それに合う PCB の穴を必要とする)
によって保持されたスプリング・フィンガーによる「額縁」シールドの例の断面を示す。
放熱器を保持するクリップやその他の構造は示されていない。
放熱器のベースは、
シールド・ウォールとの何年もの接触の後で腐食を生じないように選ばれた金属を用いた、
高導電性の面を持たねばならない。
放熱器は (状況によってはそうすることもできるであろうが)、
通常はシールド・ウォールに半田付けされない。
通常、シールド・カン・ウォールを PCB に取り付けるために用いることのできる
様々な「感圧」テクニック全ては、
ウォールの放熱器のベースへの電気的な接続のためにも使用できる。
シールド・ウォールと放熱器のベースのあいだの電気的な接続の間隔の規則は、
シールド・ウォールと PCB の 0V ガード・リングや内部の途切れのないプレーン
――シールド空間の６番目の面―― とのあいだの接続のための規則と同一である。
ある種の導電性コーティングや電気滅金の工程で使用されている揮発性化学物質は 負の環境影響を持ち、 これらの工程はコーティングされた材料のリサイクルを難しくする傾向を持つ [20]。 真空蒸着はより「エコ・フレンドリー」であると主張されており、 錫とアルミニウムは無毒であり、リサイクルが容易である。 従って、その場に押し付けられ、クリップで留められ、あるいは半田付けされる 真空蒸着されたプラスチック・シールド・カン (錫やアルミニウムを用いた) は、 他のプラスチック・シールド・テクニックのいくつかよりも少ない環境負荷を持つかも知れない。 熱成形シールド・インサートはプラスチック筐体のリサイクルを助ける [8]。 表面実装金属カンは、取り外してリサイクルすることが容易である [12]。
上の第1章は、高性能の分離を作るためにシールドとフィルタが共に働くと言った。 特に 100MHz 以上の周波数においては、 高水準のシールドはフィルタなしでは達成されないであろうし、 高水準のフィルタはシールドなしでは達成されないであろう (上の Figure 2M で特に明らかにされた)。 従って、問題となるエミッションとイミュニティの周波数が上昇を続けて 1GHz を超えるのに従って、 そしてコストとスケジュールの圧力が高まり続けるのに従って、 PCB フィルタの慎重な設計がさらに必要となることに気付くことが重要である。
多数の基本的な種類の単線単一段フィルタが使用可能である：
数 MHz よりも上の周波数をフィルタする場合、 回路図上では同一のシンボルで示されるものの、 通常はインダクタの代わりにソフト・フェライトの「サプレッサ」フェライトが用いられる。
通常は、同相 (CM) 雑音が 1MHz から 1GHz のあいだでの 高いエミッションと低いイミュニティの主な原因である。 ２つ以上の導体をフィルタする場合、個別のソフト・フェライトの列よりも １つのソフト・フェライト・コアに巻かれた同相チョークの方が RF 同相雑音のより良い減衰を与えるので、必要であれば二重のパッドを設けて、 個別の抵抗やフェライト (下の Figure 2S を参照) の代わりに 選択された同相チョークが取り付けられるように PCB をレイアウトするのが最良である。 もし (より高いコストのため、そうでないことを望んでいたものの) 同相チョークが必要であることがわかったならば、 このちょっとした先見が何週間もの遅延とボードの再製作のコストを節約するであろう。
上の種類のフィルタは、 より高い減衰の多段のフィルタを作るために組み合わせることができる。 EMC での用途のためには、 大抵の低電力 DC、アナログ、そしてデジタルの信号のフィルタとして 単一段よりも多いフィルタを使う必要は滅多になさそうである。 だが、機器の AC 電源 (主電源入力) のフィルタと パルス幅変調 (PWM) やその他の半導体電力制御出力のフィルタは、 規制上や契約上の EMC 試験への合格のために多段のフィルタを使う必要があるかも知れない。
下の 6.4章は、「ボード外」ケーブルを通して PCB を出入りする 全ての低電力 DC、アナログ、そしてデジタルの信号のための PCB レイアウトを述べる。 PCB EMC 専門家によって慎重に設計された総合的 EMC 計画の一部として以外には、 0V プレーンは決してギャップを設けたり分割したりすべきではないことを除いては、 PCB 内の回路ゾーン間のトレースに使用される全てのフィルタに 同様の設計上の考慮が適用される。
プレーンのギャップや分割は このシリーズの第4部 (このジャーナルの今後の号の) で述べるので、 ギャップが設けられ、あるいは分割されたプレーンは、 最も問題となる周波数が 200MHz 以下にあった 20年前には良い考えであったが 今日では通常は非常に悪い考えであると言うことを除き、ここでは述べない。 残念ながら、「ソリッド」な (分割されていない) プレーンによって与えられる シグナル・インテグリティと EMC の顕著な利益にも関わらず、 マイクロプロセッサ、A/D や D/A のコンバータ、コーデック、 その他のアプリケーション・ノートの大半は、「伝統」の轍に因われており、 ギャップが設けられ、分割されたプレーンを推奨している。
分割されていないプレーン層 (通常は 0V プレーン) の用意は、 このシリーズの第4部 (このジャーナルの今後の号) で述べる その他の多くの PCB の EMC 上の利点と共に、 高度な PCB 分離テクニック (シールドとフィルタを用いた) の実現を可能とすることを 見ることができる。
一般に、相互接続された機器の要素が
しっかりと接続された金属の大きな板を基準としている
(典型的な戦艦や潜水艦におけるように) のでないならば、
シールドなしボード外コネクタ／ケーブルのための最良のフィルタは
ボード外コネクタの前の最後の素子として
直列抵抗やソフト・フェライト・サプレッサを持つものである。
安価な２端子コンデンサによる RC や LC のフィルタとを用いた
シールドなしボード外コネクタのための PCB レイアウトの例を、
Figure 2S に示す。
(抵抗やフェライトの代わりに同相チョークを使用できるようにするための
マルチ・パッドはこの図には示されていない。)
抵抗やフェライトをきれいに一列に並べることが不可能であるならば、 より小さいフェライト部品 (0402 サイズが入手し易くなりつつある) か 集積フェライト・アレイを使うべきであり、 さもなくばフェライトは PCB の上面と下面の双方に配置すべき ――上側の列を下側の列の真上に配置して―― である。
直列抵抗やフェライトを一列に配置することは、それが必要となった時に、 代わりに同相チョークを取り付けることを助けるためにも必要である。 同相チョークの入力と出力の接続は、常に互いに充分に離しておくべきである。
RC や LC のフィルタのコンデンサも、 (直列インダクタンスを最小とし、コンデンサの高周波性能を向上させるために) その 0V 側を分割されていない内部 0V プレーン層に 可能な限り最短かつ最も太いトレースを用いてビア接続して、 抵抗やフェライトの列の後ろのきれいな列に配置される。 フィルタ・コンデンサの 0V 端子のためにはパッド内ビア (via-in-pad) 技術が望ましい ―― マイクロ・ビア PCB 技術 (このジャーナルの今後の号の、このシリーズの第7部で議論される)、 あるいはウェーブ・ソルダ PCB を用いた場合に達成が容易である。 通常、パッド内ビア技術はリフロー半田付けと共には使用できないとされているが、 一部の PCB 製造者は、余計なコストなしに、また良い歩留まりで、これを達成できるようである。
この章の例の全ては、コネクタ／ケーブルの前の最後のフィルタ素子として、 直列抵抗、フェライト、あるいは同相チョークを持つ。 コネクタ／ケーブル導体をコンデンサを通して直接 0V プレーンに接続する 他の種類のフィルタ (例えば π) は、0V プレーンの切り欠きを用いるべきではない ―― プレーンは PCB の縁のすぐ側まで広がり、 このシリーズの第4部 (このジャーナルの今後の号) で述べるように コネクタ／ケーブル接続の周囲を網のように覆うべきである。
金属 (あるいはメタライズされたプラスチック) のコネクタ・パネルが用いられる場合、 コネクタ・ゾーンの開かれた側は コネクタ・パネルの内面と多点で電気的に接続しなければならない ―― 通常、(安価なアセンブリについては) 適切な種類の導電性「EMC ガスケット」によって最も良く達成される。 エンクロージャ・シールドなしの PCB のために 単なるプラスチックのエンクロージャを使いたいと望んだとしても、 依然として、 このシリーズの第3部 (このジャーナルの今後の号) で述べるように、 PCB の分割されていない内部 0V プレーンに多点で接続された、 金属滅金、あるいは導電性塗装されたプラスチックを使用できるように、 さもなくば内部金属箔を追加できるように設計するのが最良である。
既にシールド・カンがコネクタ・ゾーン全体を覆うように取り付けられている場合には、 それはそれを２つのコンパートメントに分割する内部の壁を含むべきである。 この内部の壁は、0V プレーンの切り欠きの縁に揃った、 抵抗やフェライトのための鼠穴を持つものである。
コネクタ・ゾーン全体を覆うシールド・カンが取り付けられていない場合、 直列抵抗やフェライトの性能の向上のために用いられるシールドの壁は、 フィルタの回路の「PCB 側」を含むシールド・カンの一部 (他の回路ゾーン全体も覆うかも知れない)、 あるいは上で述べたようにコネクタ・パネルに接続された コネクタ／ケーブル・シールド・カンの一部であっても良い。
|
|
|
|
|
Figure 2U は Figure 2T の T 型フィルタの変形を示し、 これは 300MHz 以上の周波数でより良いフィルタを達成するために３端子コンデンサを用いている。 ３端子フィルタを用いる場合、 その中心端子の半田付けのための 0V ガード・トレースが必要であり、 その高周波性能を向上させるために 常にそれぞれのデバイスの両側の等距離に２つの 0V ビア・ホールがあるべきである。 フィルタ性能の向上のための鼠穴の開けられたシールド・カンの壁の用意は Figure 2T の設計規則に従うが、上の第2章と第3章に従って、 そのコンデンサに揃えられた壁はその 0V ガード・トレースに沿い、 それに電気的に接続されるべきである。
Figure 2V は Figure 2T の代替のより高性能な回路設計と PCB レイアウトを示し、 これは Figure 2U の改善ともなり得る (用途に依存する)。 T 型フィルタの入力と出力に関連する２つの電流ループが同一のコンデンサを共有し、 それらのあいだの必然的な磁気結合 ――これはフィルタ性能を低下させる―― がある。 これは、たとえそのコンデンサ、トレース、あるいはビア・ホールに 自己インダクタンス (勿論、それらは常に存在する) がなかったとしてもそうである。 Figure 2V は、 フィルタの入力回路に関係する電流ループのその出力回路との結合が少なくなるように 離して置いた半分の容量の２つのコンデンサを用いることによって、この結合を低減する。
Figure 2V における、半分の容量のコンデンサ２つのあいだの最大の距離は、 フィルタする最大の周波数において λ/20 (λ の値に空気中での伝搬を用いて； FR4 内ではこれは λ/10 となろう) である； さもなくば、２つのコンデンサのあいだの電流ループが共振を生じ、その利益を損なうであろう。
Figure 2X は Murata NFE31 シリーズのような集積 T 型フィルタの正しい使用方法を示す。 集積 T 型フィルタは３端子デバイスであり、 第2章の Figure 2B、第3章の Figure 2L や Figure 2U にも示されているように、 その中心端子は 0V ガード・トレースに直接半田付けされねばならない。 それぞれのフィルタの両側のガード・トレースの等距離に ２つの 0V ビア・ホールがあるべきであることを忘れないこと。
Figure 2X のフィルタの性能を向上させるために 鼠穴の開けられたシールド・カンを使用することが望ましい場合、 上の第2章と第3章に従って、 それは 0V ガード・トレースに沿わせ、それに電気的に接続すべきである。
Figure 2Y は IC 型の集積フィルタの使用を示す。 IC フィルタは、フェライト、RC、LC、T、あるいはπ型フィルタのアレイとすることができ、 その主な利点は PCB 面積の節約である。 抵抗性の RC、T、そしてπ型のフィルタは、 シリコン IC プロセスによるもの (例えば、California Micro Devices の) が入手できるようになりつつあり、 これは、その内部コンデンサに関連するより低いインダクタンスにより、 300MHz 以上におけるフィルタ性能を向上すると主張されることがある。 IC フィルタ上のどこに鼠穴の開けられたシールド・カンの壁を取り付けるかは明らかでないので、 それ以上の情報がない場合には、そのデバイスの中心線に沿うべきである。
Figures 2X や 2Y に示したもののような集積フィルタの使用は、
Figures 2S、2T、2U、そして 2V に示したようなディスクリートのフィルタ素子よりも
選択の範囲を狭くするが、必要な PCB 面積ははるかに少なくなり得るので、
その妥協は受け入れられるかも知れない。
安全上の注意： 沿面距離や空間距離、保護 (アース／グランド) 導体上の漏洩電流、 安全認証された部品の使用などといった、 そのようなフィルタの安全上の側面の全てを正しく設計することが非常に重要である ―― これについてのより詳しいことは、[5] の第4巻を参照のこと。
PCB 内の単一の分割されていない 0V プレーン (しばしば、基準プレーン、あるいは RF 基準プレーンと呼ばれる) の用意、 そしてそれぞれのボード外導体が 0V プレーンに電気的に接続されている (直接に、あるいはコンデンサを通して) ことを確かとすることは、 ボード外導体からのエミッションの低減のための実に強力なテクニックである。 それはこのシリーズの第6部 (このジャーナルの今後の号) でより詳細に述べられる。
だが、そのような基準プレーンの非常に低い自己インダクタンスにもかかわらず、 現代的なシリコン・デバイスの使用の結果としてそれらを流れるさらに高い周波数の電流は プレーンのある箇所と他とのあいだに著しい雑音電位差を引き起こし得る。 もし導体が異なったプレーン雑音電圧に影響される位置から PCB に出入りするならば、 それらは「偶発的アンテナ」として振る舞ってプレーン雑音を放射し、 ボードのエミッションを増大させる傾向を持つであろう。 これが、上記の「コネクタ配置規則」の理由である。
もし何らかの理由でボード外コネクタを遠く離して置かねばならない、 あるいは PCB のそれらのあいだの領域に能動部品を配置しなければならないならば、 コネクタ・ゾーン内の 0V プレーンを切り欠かないことがより良い妥協となるかも知れない。 これはフィルタの性能の低下 (6.4章を参照) と プレーン雑音に伴うより低い同相雑音のための向上したプレーン・インダクタンスとを トレード・オフするであろう。 どちらが最良であるかを予測することはほとんど常に不可能であるので、 最良の妥協を見出すために、それぞれの設計での実験が必要となるかも知れない。
これらの「EMC のための高度な PCB テクニック」のいずれかを使用できない場合、 それに相応しい EMC の問題が予期される筈である。 もし現在のプロジェクトでその問題が生じていないとしても、 これはそれらが無視できることを意味しない。 それらは、全てのトランジスタや IC 内のシリコン加工寸法の持続的な縮小 [23]、 そして PCB 上の電子部品密度の増大に伴って、 次の、あるいはそのまた次のプロジェクトで生じるであろう。
これらのテクニックを無視することによって引き起こされる EMC 問題は、 増加した開発時間、量産における低い歩留まり、 カスタム設計の機器の運用開始における困難、規制上の適用規格への不適合、 あるいは保証返品の増加として姿を現わすかも知れず、 これらはいずれもそれに企業の収益へのそれに関係する損害を伴う。
従って、少なくともこの記事をチェックリストとして使用し、 その勧告のそれぞれに従っていない場合には、 これがその事実全てに基づいた費用効果の良い技術的な妥協であることを確かとすべきである。 妥協が受け入れられるかどうかが明らかでない、 あるいはそれが節約するよりも多くの問題を生じるであろうならば、 プロジェクトの早期での実験が推奨される。 EMC 実験は EMC 試験所や IEC/EN 試験法を使用する必要はないかも知れない ―― 往々にして、[24] で述べられている安価な素早い「開発」試験法を用いて、 ２つの選択肢の相対性能を判断できる。
[2] Keith Armstrong, "Design Techniques for EMC" (in six parts), http://www.compliance-club.com/KeithArmstrongPortfolio
[3] M K Armstrong, "PCB Design Techniques for Lowest-Cost EMC Compliance: Part 1", IEE Electronics and Communication Engineering Journal, Vol.11 No.4 August 1999, pages 185-194
[4] M K Armstrong, "PCB Design Techniques for Lowest-Cost EMC Compliance: Part 2", IEE Electronics and Communication Engineering Journal, Vol.11 No.5 October 1999, pages 219-226
[5] "EMC and Electrical Safety Design Manuals",
a set of four volumes edited by Keith Armstrong and published by York EMC Services Ltd.,
2002, ISBN 1-902009-07-X, sales@yorkemc.co.uk, phone: +44 (0)1904 434 440.
Volume 1 - What is EMC?, ISBN 1-902009-05-3
Volume 2 - EMC Design Techniques - Part 1, ISBN1-902009-06-1
Volume 3 - EMC Design Techniques - Part 2, ISBN 1-902009-07-X
Volume 4 - Safety of Electrical Equipment, ISBN 1-902009-08-8
[6] The basic standard on microvia PCB technology is IPC-2315, from the Institute of Printed Circuits at http://www.ipc.org.
[7] Steve Owen, "The Shielding Effectiveness of In-Mould Labelled Enclosures", EMC York 2000 Conference, 10-11 July 2000, http://www.yorkemc.co.uk
[8] Chris Hills, "Formed EMI Shields, the Green Replacement for Conductive Paint and Plating for Plastic Housings", EMC Compliance Journal, June 2000, pp 36-39, http://www.compliance-club.com
[9] Maria Sabrina Sarto et al, "New Light-Weight Formable Shields", EMC Compliance Journal, Aug. 2001, pp 17-19, http://www.compliance-club.com
[10] Maria Sabrina Sarto et al, "An Innovative Shielding Concept for EMI Reduction", IEEE EMC Society Newsletter, Summer 2001, Issue No.190, pp 22-28
[11] "EMC Shielding with Carbon Fibres", IEE EMC Professional Network, EMC Industry News 2002-11-21
[12] Jack Black, "Automated Installation of Surface Mountable EMI Shields Using Tape and Reel Packaging", BMI Inc., Palatine, IL, USA
[13] Darryl Yarborough, "EMI Shield Mounting Methods, Some Tried and Some New, Through-Hole, Surface, and the New Hybrid", Conformity, Jan.2001, pp 32-34, http://www.conformity.com
[14] Gore-Shield GS5200 Gaskets, http://www.gore.com
[15] Roy Bjorlin, Gary Shawhan, "Conformal Board-Level Shielding Products", Interference Technology Annual Guide 2003, pp 226-230
[15] Thomas Clupper, "Improve PCB Shielding for Portable Devices", Microwaves and RF, May 2003, pp 72-84
[16] Thomas Clupper, "A New PCB-Level Shielding Technology", Interference Technology Annual Guide 2003, pp 187-195
[17] Eisuke Hanada et al, "Electromagnetic Attenuation with Stainless-Steel Fiber Mesh", IEEE EMC Society Newsletter, 2003
[18] Laird Technologies, http://www.lairdtech.com. To access their "Knowledge Base", click on "Technical Resources"
[19] Tim Williams and Keith Armstrong, "EMC Testing", a series of seven articles in the EMC & Compliance Journal, Feb 2001 - April 2002, http://www.compliance-club.com/KeithArmstrongPortfolio
[20] Rocky R Arnold, "Electronic Product Trends Drive New EMI/RFI Shielding Solutions", Interference Technology, EMC Test and Design Guide 2003, pp 48-53
[21] Tim Williams, "EMC for Product Designers, 3rd Edition", Newnes, 2001, ISBN: 0-7506-4167-3
[22] Tim Williams and Keith Armstrong, "EMC for Systems and Installations", Newnes, 2000, ISBN 0-7506-4167-3
[23] Keith Armstrong, "Advanced PCB Design and Layout for EMC - Part 1: Saving Time and Cost Overall", EMC & Compliance Journal, March 2004, http://www.compliance-club.com
[24] Tim Williams and Keith Armstrong, "EMC Testing", a series of seven articles in the EMC & Compliance Journal 2002-2003, http://www.compliance-club.com/KeithArmstrongPortfolio
I would like to reference all of the academic studies that back-up the practical techniques described in this series, but the reference list would take longer to write than this series! But I must mention the papers presented at the annual IEEE International EMC Symposia organised by the IEEE's EMC Society (http://www.ewh.ieee.org/soc/emcs), especially the dozens of wonderful papers by Todd Hubing's staff and students at the University of Missoura-Rolla EMC Lab (http://www.emclab.umr.edu), and papers by Bruce Archambeault of IBM and the EMC experts at Sun Microsystems.
Many other contributors to the IEEE EMC Symposia, and other conferences and symposia and private correspondence are far too numerous to be named in a magazine article like this, but the following names stand out: Tim Williams of Elmac Services, http://www.elmac.co.uk; Mark Montrose of Montrose Compliance Services, http://www.montrosecompliance.com; John Howard, http://www.emcguru.com; Tim Jarvis of RadioCAD, http://www.radiocad.com; Eric Bogatin of Giga-Test Labs, http://www.gigatest.com; and dozens of application notes from National Semiconductor; Rambus Corp.; California Micro Devices; Intel; IBM; Cypress Semiconductor; Xilinx; Sun; Motorola; AVX; X2Y Attenuators; Giga-Test Labs; Ansoft and Flomerics. I apologise to the very many excellent people and companies that I have had to leave out of this list.
Some useful textbooks and other references are:
[A] "EMC and the Printed Circuit Board, design, theory, and layout made simple", Mark I. Montrose, IEEE Press, 1999, ISBN 0-7803-4703-X
[B] "Printed Circuit Board Design Techniques for EMC Compliance, Second Edition", Mark I. Montrose, IEEE Press, 2000, ISBN 0-7803-5376-5
[C] "High Speed Digital Design, a Handbook of Black Magic", Howard W Johnson and M Graham, Prentice Hall, 1993, ISBN 0-1339-5724-1
[D] "High Speed Signal Propagation: Advanced Black Magic", Howard W. Johnson, Prentice Hall, 2003, ISBN: 0-1308-4408-X
これは、Keith Armstrong 氏が EMC+Compliance Journal 上で発表した文書を、 その許諾を得て T. Sato が翻訳したものです。 この翻訳については、原著者らはいかなる責任も持ちません。 これについての意見、質問などは VEF00200@nifty.com (T.Sato) 宛にお送り下さい。
Last update: 2005-08-15